【技术实现步骤摘要】
本公开涉及数据处理，尤其涉及一种数据读取系统、电子组件、电子设备及数据读取方法。
技术介绍
1、现有的axi（advanced extensible interface ）总线协议支持乱序传输，所谓乱序传输是指：从机针对携带不同请求id（即arid）的多个读请求，可以不按照多个读请求的接收顺序向主机返回每个读请求的请求结果。比如从机依次接收到读请求a和读请求b，读请求a携带的arid与读请求b携带的arid是不同的，如果从机率先准备好读请求b对应的请求结果，则从机可以先将读请求b的请求结果返回给主机，之后在准备好读请求a对应的请求结果后，再将读请求a的请求结果返回给主机。
2、现有的axi总线协议并没有与dma（direct memory access直接内存访问）有效结合，导致dma的功能单一。
技术实现思路
1、本公开的目的是提供一种数据读取系统、电子组件、电子设备及数据读取方法，对axi总线协议与dma进行有效结合，解决dma功能单一的问题。
2、根据本公开的一个方面，提供一种数据读取系统，所述系统包括dma，所述dma包括：多个第一存储单元、第二fifo及控制电路；
3、所述控制电路被配置为在接收到任一dma通道发送的axi读请求后，将请求相关信息存入该dma通道对应的所述第一存储单元，所述请求相关信息用于表征所述axi读请求未处理完毕，不同dma通道发送的axi读请求具有不同的请求id；将所述axi读请求发送给从机；将从机返回的请求结果
4、所述控制电路还被配置为根据目标请求结果的目标请求id，从所述目标请求id对应的第一存储单元中清除或读取出所述目标请求id对应的请求相关信息，并从所述第二fifo中读取出所述目标请求结果，将所述目标请求结果发送给相应dma通道的下游模块；其中，所述目标请求结果是未读取的请求结果中最早被接收到的请求结果。
5、本公开一种可行的实现方式中，所述请求相关信息包括所述axi请求的请求id，所述控制电路在从所述目标请求id对应的第一存储单元中清除或读取出所述目标请求id对应的请求相关信息时，具体被配置为：
6、判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求id，从而查询出所述目标请求id对应的第一存储单元；
7、从所述目标请求id对应的第一存储单元中清除或读取出包含所述目标请求id的请求相关信息。
8、本公开一种可行的实现方式中，所述dma还包括第三fifo，所述第三fifo用于存储请求结果对应的请求id；所述控制电路在判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求id时，具体被配置为：
9、读取第三fifo的读指针当前指向的表项中存储的请求id，并更新第三fifo的读指针；判断每个第一存储单元中最先存入的请求相关信息中是否包含该请求id。
10、本公开一种可行的实现方式中，所述控制电路还被配置为：
11、针对当前正在被接收的请求结果，在接收到该请求结果对应的传输完成信号last后，将该请求结果对应的请求id存入所述第三fifo。
12、本公开一种可行的实现方式中，所述请求相关信息中还包括拍数arlen，所述控制电路在从所述第二fifo中读取出所述目标请求结果时，具体被配置为：
13、根据所述拍数arlen，从所述第二fifo中读取出最先存入的所述拍数arlen个请求结果。
14、本公开一种可行的实现方式中，每个axi读请求的请求id的预设数据位用于表示发送该axi读请求的dma通道。
15、本公开一种可行的实现方式中，所述控制电路在将所述目标请求结果发送给相应dma通道的下游模块时，具体被配置为：
16、根据所述目标请求id的所述预设数据位，将所述目标请求结果发送给该预设数据位表示的dma通道的下游模块。
17、本公开一种可行的实现方式中，所述dma还包括第四fifo，所述第四fifo用于存储每个dma通道的axi读请求的请求相关信息；所述控制电路还用于：在接收到任一dma通道发送的axi读请求后，将请求相关信息存入所述第四fifo；所述请求相关信息中包括所述axi读请求的请求id和拍数arlen；
18、所述控制电路在将请求相关信息存入该dma通道对应的所述第一存储单元时，具体被配置为：
19、读取出所述第四fifo中最先存入的请求相关信息，并根据读取出的请求相关信息所包含的请求id的所述预设数据位，将所述请求相关信息存入该预设数据位表示的dma通道所对应的第一存储单元。
20、本公开一种可行的实现方式中，每个第一存储单元的深度均等于1。
21、根据本公开的另一方面，还提供一种电子组件，该电子组件包括上述任一实施例中所述的数据读取系统。在一些使用场景下，该电子组件的产品形式体现为显卡；在另一些使用场景下，该电子组件的产品形式体现为cpu主板。
22、根据本公开的另一方面，还提供一种电子设备，该电子设备包括上述的电子组件。在一些使用场景下，该电子设备的产品形式是便携式电子设备，例如智能手机、平板电脑、vr设备等；在一些使用场景下，该电子设备的产品形式是个人电脑、游戏主机等。
23、根据本公开的另一方面，还提供一种数据读取方法，所述方法包括：
24、在接收到任一dma通道发送的axi读请求后，将请求相关信息存入该dma通道对应的第一存储单元，所述请求相关信息用于表征所述axi读请求未处理完毕，不同dma通道发送的axi读请求具有不同的请求id；
25、将所述axi读请求发送给从机；
26、将从机返回的请求结果存入第二fifo；
27、根据目标请求结果的目标请求id，从目标请求id对应的第一存储单元中清除或读取出所述目标请求id对应的请求相关信息，并从所述第二fifo中读取出所述目标请求结果，将所述目标请求结果发送给相应dma通道的下游模块；其中，所述目标请求结果是未读取的请求结果中最早被所述dma接收到的请求结果。
28、本公开一种可行的实现方式中，所述请求相关信息包括所述axi请求的请求id，所述从目标请求id对应的第一存储单元中清除或读取出所述目标请求id对应的请求相关信息，包括：
29、判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求id，从而查询出所述目标请求id对应的第一存储单元；
30、从所述目标请求id对应的第一存储单元中清除或读取出包含所述目标请求id的请求相关信息。
31、本公开一种可行的实现方式中，所述判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求id，包括：
32、读取第三fifo的读指针当前指向的表项中存储的请求id，并更新第三fifo的读指针；判断每个第一存储单元中最先存入本文档来自技高网...
【技术保护点】
1.一种数据读取系统，所述系统包括DMA，所述DMA包括：多个第一存储单元、第二FIFO及控制电路；
2.根据权利要求1所述的系统，所述请求相关信息包括所述AXI请求的请求ID，所述控制电路在从所述目标请求ID对应的第一存储单元中清除或读取出所述目标请求ID对应的请求相关信息时，具体被配置为：
3.根据权利要求2所述的系统，所述DMA还包括第三FIFO，所述第三FIFO用于存储请求结果对应的请求ID；所述控制电路在判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求ID时，具体被配置为：
4.根据权利要求3所述的系统，所述控制电路还被配置为：
5.根据权利要求2所述的系统，所述请求相关信息中还包括拍数arlen，所述控制电路在从所述第二FIFO中读取出所述目标请求结果时，具体被配置为：
6.根据权利要求1所述的系统，每个AXI读请求的请求ID的预设数据位用于表示发送该AXI读请求的DMA通道。
7.根据权利要求6所述的系统，所述控制电路在将所述目标请求结果发送给相应DMA通道的下游模块时，具体被
8.根据权利要求6所述的系统，所述DMA还包括第四FIFO，所述第四FIFO用于存储每个DMA通道的AXI读请求的请求相关信息；所述控制电路还用于：在接收到任一DMA通道发送的AXI读请求后，将请求相关信息存入所述第四FIFO；所述请求相关信息中包括所述AXI读请求的请求ID和拍数arlen；
9.根据权利要求1至8任一所述的系统，每个第一存储单元的深度均等于1。
10.一种电子组件，包括权利要求1-9任一项所述的系统。
11.一种电子设备，包括权利要求10所述的电子组件。
12.一种数据读取方法，所述方法包括：
13.根据权利要求12所述的方法，所述请求相关信息包括所述AXI请求的请求ID，所述从目标请求ID对应的第一存储单元中清除或读取出所述目标请求ID对应的请求相关信息，包括：
14.根据权利要求13所述的方法，所述判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求ID，包括：
15.根据权利要求14所述的方法，所述方法还包括：
16.根据权利要求13所述的方法，所述请求相关信息中还包括拍数arlen，所述从所述第二FIFO中读取出所述目标请求结果，包括：
17.根据权利要求12所述的方法，每个AXI读请求的请求ID的预设数据位用于表示发送该AXI读请求的DMA通道。
18.根据权利要求17所述的方法，所述将所述目标请求结果发送给相应DMA通道的下游模块，包括：
19.根据权利要求17所述的方法，所述将所述AXI读请求的请求相关信息存入该DMA通道对应的第一存储单元，包括：
20.根据权利要求12至17任一所述的方法，每个第一存储单元的深度均等于1。
...【技术特征摘要】
1.一种数据读取系统，所述系统包括dma，所述dma包括：多个第一存储单元、第二fifo及控制电路；
2.根据权利要求1所述的系统，所述请求相关信息包括所述axi请求的请求id，所述控制电路在从所述目标请求id对应的第一存储单元中清除或读取出所述目标请求id对应的请求相关信息时，具体被配置为：
3.根据权利要求2所述的系统，所述dma还包括第三fifo，所述第三fifo用于存储请求结果对应的请求id；所述控制电路在判断每个第一存储单元中最先存入的请求相关信息中是否包含所述目标请求id时，具体被配置为：
4.根据权利要求3所述的系统，所述控制电路还被配置为：
5.根据权利要求2所述的系统，所述请求相关信息中还包括拍数arlen，所述控制电路在从所述第二fifo中读取出所述目标请求结果时，具体被配置为：
6.根据权利要求1所述的系统，每个axi读请求的请求id的预设数据位用于表示发送该axi读请求的dma通道。
7.根据权利要求6所述的系统，所述控制电路在将所述目标请求结果发送给相应dma通道的下游模块时，具体被配置为：
8.根据权利要求6所述的系统，所述dma还包括第四fifo，所述第四fifo用于存储每个dma通道的axi读请求的请求相关信息；所述控制电路还用于：在接收到任一dma通道发送的axi读请求后，将请求相关信息存入所述第四fifo；所述请求相关信息中包括所述axi读...
【专利技术属性】
技术研发人员：何佳骏，王科，李雨励，
申请(专利权)人：北京象帝先计算技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。