System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开的实施例涉及一种半导体封装,并且更具体地涉及一种扇出型半导体封装。
技术介绍
1、响应于电子工业的快速发展和用户的需求,电子器件进一步小型化和多功能化并且具有大容量,因此,需要高度集成的半导体芯片。
2、因此,针对具有增加数量的用于输入/输出(i/o)的连接端子的高度集成半导体芯片,已经设计了半导体封装连接可靠性。例如,已经开发了一种增加连接端子之间的间隙以防止连接端子之间的干扰的扇出型半导体封装。
技术实现思路
1、一个或多个实施例提供了一种具有改进的可靠性的半导体封装。
2、一种半导体封装,包括:第一布线结构,包括:多个第一布线图案,分别包括多个第一下表面连接焊盘和多个第一上表面连接焊盘;以及第一基底绝缘层,围绕多个第一布线图案;第二布线结构,包括:多个第二布线图案,分别包括多个第二下表面连接焊盘和多个第二上表面连接焊盘;以及第二基底绝缘层,围绕多个第二布线图案;在第一布线结构与第二布线结构之间的半导体芯片;封装元件,填充第一布线结构与第二布线结构之间的空间并围绕半导体芯片;多个连接结构,穿透封装元件并将多个第一上表面连接焊盘中的一些第一上表面连接焊盘连接到多个第二下表面连接焊盘,多个连接结构与半导体芯片相邻;以及接合加强层,在半导体芯片的侧表面的至少一部分和多个连接结构中的每一个连接结构的侧表面上。
3、一种半导体封装,包括:第一布线结构,包括:多个第一重布线图案,分别包括多个第一下表面连接焊盘和多个第一上表面连接焊盘;以及第一重布线
4、一种半导体封装,包括:第一重布线结构,包括:多个第一重布线图案,分别包括多个第一下表面连接焊盘和多个第一上表面连接焊盘;以及第一重布线绝缘层,围绕多个第一重布线图案;在第一重布线结构上的半导体芯片,包括多个芯片焊盘;第二重布线结构,包括:在半导体芯片和第一重布线结构上的多个第二重布线图案,该多个第二重布线图案分别包括多个第二下表面连接焊盘和多个第二上表面连接焊盘;以及第二重布线绝缘层,围绕多个第二重布线图案;多个连接结构,分别将多个第一上表面连接焊盘中的一些第一上表面连接焊盘连接到多个第二下表面连接焊盘,多个连接结构与半导体芯片相邻;以及在多个第一上表面连接焊盘中的一些第一上表面连接焊盘与多个芯片焊盘之间的多个芯片连接元件,多个芯片连接元件分别包括多个芯片焊盘中的每一个芯片焊盘上的下凸块金属(ubm)层和导电帽,导电帽覆盖ubm层;在半导体芯片与第一重布线结构之间的底填充层,该底填充层围绕多个芯片连接元件;接合加强层,在第一重布线结构的上表面、多个连接结构中的每一个连接结构的侧表面、底填充层的侧表面、半导体芯片的侧表面的至少一部分、以及半导体芯片的上表面上,接合加强层包括绝缘材料;以及封装元件,填充第一重布线结构与第二重布线结构之间的空间,覆盖多个连接结构和半导体芯片,并且与第一重布线结构、半导体芯片、以及多个连接结构中的每一个连接结构间隔开,接合加强层在封装元件与第一重布线结构、半导体芯片、以及多个连接结构中的每一个连接结构之间。
本文档来自技高网...【技术保护点】
1.一种半导体封装,包括:
2.根据权利要求1所述的半导体封装,其中,所述封装元件与所述多个连接结构中的每一个连接结构和所述半导体芯片间隔开。
3.根据权利要求1所述的半导体封装,其中,所述接合加强层在所述第一布线结构与所述封装元件之间、所述半导体芯片与所述封装元件之间、以及所述多个连接结构与所述封装元件之间。
4.根据权利要求1所述的半导体封装,其中,所述封装元件与所述第一基底绝缘层间隔开并与所述第二基底绝缘层接触,并且
5.根据权利要求1所述的半导体封装,其中,所述半导体芯片包括:
6.根据权利要求5所述的半导体封装,还包括在所述半导体芯片与所述第一布线结构之间的底填充层,并且所述底填充层围绕所述多个芯片连接元件,
7.根据权利要求5所述的半导体封装,其中,所述接合加强层在所述半导体芯片的上表面、侧表面和下表面上,所述接合加强层围绕所述多个芯片连接元件,并且
8.根据权利要求7所述的半导体封装,其中,所述接合加强层的在所述多个连接结构的侧表面以及所述半导体芯片的上表面和侧表面上的部分具有第一厚
9.根据权利要求1所述的半导体封装,其中,所述第一布线结构和所述第二布线结构中的每一个包括重布线结构。
10.根据权利要求1所述的半导体封装,其中,所述第一布线结构包括印刷电路板,并且
11.一种半导体封装,包括:
12.根据权利要求11所述的半导体封装,其中,所述接合加强层在所述第一布线结构的上表面、所述多个连接结构的上表面、所述半导体芯片的侧表面的至少一部分、以及所述半导体芯片的上表面上。
13.根据权利要求11所述的半导体封装,还包括在所述半导体芯片与所述第一布线结构之间的底填充层,所述底填充层围绕所述多个芯片连接元件,
14.根据权利要求11所述的半导体封装,其中,所述接合加强层在所述多个连接结构的侧表面、所述第一布线结构的上表面、所述多个芯片连接元件的侧表面、所述半导体芯片的下表面、所述半导体芯片的侧表面、以及所述半导体芯片的上表面上。
15.根据权利要求11所述的半导体封装,其中,所述多个第一上表面连接焊盘从所述第一重布线绝缘层的上表面突出,并且
16.根据权利要求15所述的半导体封装,其中,所述接合加强层在所述第一重布线绝缘层的上表面、所述多个第一上表面连接焊盘的侧表面的从所述第一重布线绝缘层的上表面突出的部分、所述多个第一上表面连接焊盘的上表面的不与所述多个连接结构接触的部分、以及所述多个连接结构的侧表面上。
17.根据权利要求15所述的半导体封装,其中,所述封装元件与所述第一重布线绝缘层的上表面间隔开,所述接合加强层在所述封装元件与所述第一重布线绝缘层之间,并且
18.一种半导体封装,包括:
19.根据权利要求18所述的半导体封装,其中,所述接合加强层包括氮氧化硅SiON。
20.根据权利要求18所述的半导体封装,其中,所述接合加强层的厚度为100nm至3μm。
...【技术特征摘要】
1.一种半导体封装,包括:
2.根据权利要求1所述的半导体封装,其中,所述封装元件与所述多个连接结构中的每一个连接结构和所述半导体芯片间隔开。
3.根据权利要求1所述的半导体封装,其中,所述接合加强层在所述第一布线结构与所述封装元件之间、所述半导体芯片与所述封装元件之间、以及所述多个连接结构与所述封装元件之间。
4.根据权利要求1所述的半导体封装,其中,所述封装元件与所述第一基底绝缘层间隔开并与所述第二基底绝缘层接触,并且
5.根据权利要求1所述的半导体封装,其中,所述半导体芯片包括:
6.根据权利要求5所述的半导体封装,还包括在所述半导体芯片与所述第一布线结构之间的底填充层,并且所述底填充层围绕所述多个芯片连接元件,
7.根据权利要求5所述的半导体封装,其中,所述接合加强层在所述半导体芯片的上表面、侧表面和下表面上,所述接合加强层围绕所述多个芯片连接元件,并且
8.根据权利要求7所述的半导体封装,其中,所述接合加强层的在所述多个连接结构的侧表面以及所述半导体芯片的上表面和侧表面上的部分具有第一厚度,并且
9.根据权利要求1所述的半导体封装,其中,所述第一布线结构和所述第二布线结构中的每一个包括重布线结构。
10.根据权利要求1所述的半导体封装,其中,所述第一布线结构包括印刷电路板,并且
11.一种半导体封装,包括:
12.根据权利要求11所述的半导体封装,其中,所述接合加强...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。