【技术实现步骤摘要】
本专利技术涉及soc片内电源设计领域，尤其是一种高效电荷泵升压电路。
技术介绍
1、随着工艺不断演进，芯片功耗不断降低，芯片中的电源电压也随之不断降低。对高性能的模拟电路而言，过低的电源电压会导致模拟电路的性能下降，比如电源纹波抑制比(psrr)，时钟jitter之类的性能指标。通常的做法就是在片内设计一个电荷泵升压电路，为一些片内的关键模块提供更高的电压，以实现高性能设计指标，所以高效低纹波的电荷泵升压电路的需求变得越来越普遍。
2、传统的电荷泵升压电路如图1所示，传统的结构中，输入时钟clkin、clkinb必须为交叠时钟，并且为了减小pmos/nmos开关互通时间，以减小电容充放电的电荷损失，和减小输出纹波，clkin、clkinb的上升下降沿必须足够陡，因此时钟驱动级要由足够大的尺寸来保证这些，从而需要消耗更高的功耗，导致整体的电压转换效率不够高。
技术实现思路
1、本专利技术人针对上述问题及技术需求，提出了一种高效电荷泵升压电路，主要应用非交叠时钟信号作用于主电荷泵电路的开关电容，减少充放电开关同时导通时间，从而提高电源转换效率。本专利技术的技术方案如下：
2、一种高效电荷泵升压电路，包括差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；时钟驱动电路用于给主电荷泵电路和辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，电荷泵输出域的最大值为两个电压域之和。
3、其进一步的技术
4、主电荷泵电路还包括工作在第二电压域的第一反相器，第一非交叠时钟驱动信号作为主电荷泵电路的驱动输入，连接一侧主通路的第一电容的第二端，还通过第一反相器连接另一侧主通路的第一电容的第二端。
5、其进一步的技术方案为，第一nmos管导通时，第一电容处于充电阶段，充电电压由第一电压域最高上升至第一电压域与第二电压域之和；pmos管导通时，第一电容处于放电阶段，主电荷泵电路的两侧主通路工作在不同阶段。
6、其进一步的技术方案为，主电荷泵电路还包括输出电容，输出电容的第一端连接pmos管的漏极，第二端接地，用于降低电源纹波。
7、其进一步的技术方案为，每路辅助电路均包括三个第二nmos管、三个第二电容和工作在第二电压域的第二反相器，每个第二nmos管的漏极连接第一电压域，每个第二nmos管的源极连接相应第二电容的第一端，第二nmos管ⅰ的栅极连接第二nmos管ⅱ的源极，第二nmos管ⅱ的栅极连接第二nmos管ⅰ的源极，第二nmos管ⅲ的栅极连接主电荷泵电路相应侧的第一nmos管的源极；
8、第二非交叠时钟驱动信号作为辅助电路的驱动输入，连接第二nmos管ⅰ所在支路的第二电容的第二端，还通过第二反相器连接第二nmos管ⅱ所在支路的第二电容的第二端；第二nmos管ⅱ的源极作为辅助电路的输出，连接主电荷泵电路的放电控制端；第三非交叠时钟驱动信号作为辅助电路的驱动输入，连接第二nmos管ⅲ所在支路的第二电容的第二端，第二nmos管ⅲ的源极作为辅助电路的输出，连接主电荷泵电路的充电控制端。
9、其进一步的技术方案为，第一电容的容值远大于第二电容的容值。
10、其进一步的技术方案为，时钟驱动电路工作在第二电压域，由第一非交叠时钟输入信号产生作为主电荷泵电路的驱动输入的第一非交叠时钟驱动信号，由第二非交叠时钟输入信号产生作为辅助电路的驱动输入的一路第二非交叠时钟驱动信号和另一路第三非交叠时钟驱动信号，由第三非交叠时钟输入信号产生作为辅助电路的驱动输入的另一路第二非交叠时钟驱动信号和一路第三非交叠时钟驱动信号。
11、其进一步的技术方案为，在当前工作周期的第一阶段，第三非交叠时钟输入信号的电平发生翻转，以驱动主电荷泵电路的充电控制端导通，主电荷泵电路工作在充电阶段；在当前工作周期的第二阶段，第一非交叠时钟输入信号的电平发生翻转，使第二电压域加载在主电荷泵电路上；在当前工作周期的第三阶段，第二非交叠时钟输入信号的电平发生翻转，以驱动主电荷泵电路的放电控制端导通，主电荷泵电路工作在放电阶段。
12、本专利技术的有益技术效果是：
13、本申请提供的高效电荷泵升压电路主要包括差分形式的主电荷泵电路，用来产生非交叠时钟电荷泵输出域的辅助电路，以及工作在第二电压域的时钟驱动电路。该电路采用很简练的时钟驱动电路和两路辅助电路很巧妙的实现了差分的非交叠时钟信号来控制主电荷泵电压输出，整体具有很高的电源转换效率及输出电压很低的纹波。
本文档来自技高网...【技术保护点】
1.一种高效电荷泵升压电路，其特征在于，包括差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；所述时钟驱动电路用于给所述主电荷泵电路和所述辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据所述非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，所述电荷泵输出域的最大值为两个电压域之和。
2.根据权利要求1所述的高效电荷泵升压电路，其特征在于，在所述差分形式的主电荷泵电路中，每一侧的主通路均包括第一NMOS管、PMOS管和第一电容；所述第一NMOS管的漏极连接第一电压域，所述第一NMOS管的源极分别连接第一电容的第一端和所述PMOS管的源极，两侧所述PMOS管的漏极相连且作为所述主电荷泵电路的输出，所述第一NMOS管的栅极作为所述主电荷泵电路的充电控制端、所述PMOS管的栅极作为所述主电荷泵电路的放电控制端由所述辅助电路驱动控制；
3.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述第一NMOS管导通时，所述第一电容处于充电阶段，充电电压由所述第一电压域最高上升至所述第一电压域与所述第二电压域之和；所述PMOS管导通时，所述第一电容处于放电
4.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述主电荷泵电路还包括输出电容，所述输出电容的第一端连接所述PMOS管的漏极，第二端接地，用于降低电源纹波。
5.根据权利要求2所述的高效电荷泵升压电路，其特征在于，每路辅助电路均包括三个第二NMOS管、三个第二电容和工作在第二电压域的第二反相器，每个所述第二NMOS管的漏极连接第一电压域，每个所述第二NMOS管的源极连接相应第二电容的第一端，第二NMOS管Ⅰ的栅极连接第二NMOS管Ⅱ的源极，第二NMOS管Ⅱ的栅极连接第二NMOS管Ⅰ的源极，第二NMOS管Ⅲ的栅极连接主电荷泵电路相应侧的第一NMOS管的源极；
6.根据权利要求5所述的高效电荷泵升压电路，其特征在于，所述第一电容的容值远大于所述第二电容的容值。
7.根据权利要求1所述的高效电荷泵升压电路，其特征在于，所述时钟驱动电路工作在第二电压域，由第一非交叠时钟输入信号产生作为所述主电荷泵电路的驱动输入的第一非交叠时钟驱动信号，由第二非交叠时钟输入信号产生作为所述辅助电路的驱动输入的一路第二非交叠时钟驱动信号和另一路第三非交叠时钟驱动信号，由第三非交叠时钟输入信号产生作为所述辅助电路的驱动输入的另一路第二非交叠时钟驱动信号和一路第三非交叠时钟驱动信号。
8.根据权利要求7所述的高效电荷泵升压电路，其特征在于，在当前工作周期的第一阶段，所述第三非交叠时钟输入信号的电平发生翻转，以驱动所述主电荷泵电路的充电控制端导通，所述主电荷泵电路工作在充电阶段；在当前工作周期的第二阶段，所述第一非交叠时钟输入信号的电平发生翻转，使第二电压域加载在所述主电荷泵电路上；在当前工作周期的第三阶段，所述第二非交叠时钟输入信号的电平发生翻转，以驱动所述主电荷泵电路的放电控制端导通，所述主电荷泵电路工作在放电阶段。
...【技术特征摘要】
1.一种高效电荷泵升压电路，其特征在于，包括差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；所述时钟驱动电路用于给所述主电荷泵电路和所述辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据所述非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，所述电荷泵输出域的最大值为两个电压域之和。
2.根据权利要求1所述的高效电荷泵升压电路，其特征在于，在所述差分形式的主电荷泵电路中，每一侧的主通路均包括第一nmos管、pmos管和第一电容；所述第一nmos管的漏极连接第一电压域，所述第一nmos管的源极分别连接第一电容的第一端和所述pmos管的源极，两侧所述pmos管的漏极相连且作为所述主电荷泵电路的输出，所述第一nmos管的栅极作为所述主电荷泵电路的充电控制端、所述pmos管的栅极作为所述主电荷泵电路的放电控制端由所述辅助电路驱动控制；
3.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述第一nmos管导通时，所述第一电容处于充电阶段，充电电压由所述第一电压域最高上升至所述第一电压域与所述第二电压域之和；所述pmos管导通时，所述第一电容处于放电阶段，所述主电荷泵电路的两侧主通路工作在不同阶段。
4.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述主电荷泵电路还包括输出电容，所述输出电容的第一端连接所述pmos管的漏极，第二端接地，用于降低电源纹波。
5.根据权利要求2所述的高效电荷泵升压电路，其特征在于，每路辅助电路均包括三个...
【专利技术属性】
技术研发人员：沈长果，张海清，
申请(专利权)人：苏州英纳威半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。