【技术实现步骤摘要】
本专利技术属于存算一体，更具体地，涉及新兴非易失存算一体系统及其电压降影响补偿方法、电路。
技术介绍
1、新兴非易失存算一体系统，即基于新兴非易失存储器件(emerging nonvolatilememory，envm)的存算一体(processing in memory，pim)系统可进行数据存储和计算操作，目前获得了越来越广泛的应用，其计算和存储的核心结构如图1所示，主要包括由envm单元组成的阵列，与字线相连的开关电路和字线驱动器，与源线相连的开关电路和源线驱动器，以及与位线相连的开关电路和模数转换器；其中，由envm单元组成的阵列是完成存算一体的主要结构，最终各位线上的计算结果经模数转换器转换后输出。此外，新兴非易失存算一体系统还包括处理单元(processingelement，pe)级缓存和控制器。
2、新兴非易失存算一体系统的计算受到envm单元本身编程周期间变化性(cycletocycle variation，c2c variation)的影响以及模数转换器(analog to digitalconverter，adc)转换开销的限制，表现为计算准确度低、计算开销大。
3、编程周期间变化性影响是envm单元固有的属性，是指envm单元的写入阻值具有变化性，即将同一个单元多次编程为相同的数据，每次编程后，该单元的电阻值均不完全相同，具有较小的差异值，该差异值呈对数正态分布。c2c variation对envm阵列的计算结果具有累积性的影响。对于阵列的某一列，假设有n个单元，开始时需要将所有en
4、adc转换开销是指adc转换输出结果时会存在一定开销。对于128×128的阵列大小，8位adc需要在1个计算周期内转换128列的输出结果，现有工作表明这在实践中是不可行的。
5、为了解决上述两个问题，现有工作多将阵列在逻辑上进一步划分为多个计算单元(operation unit，ou)，以计算单元为粒度计算，由此能够限制每次计算激活的行、列数目，使得envm单元的计算结果不受其编程周期间变化性的影响。同时，现有工作通过使用更多但更小、采样率更高的adc来转换每个ou的输出结果，在相同adc面积开销的前提下，减小adc转换开销。
6、然而本专利技术发现，以ou为粒度计算受到互连线寄生电阻带来的严重的电压降(irdrop)影响，电压降影响会导致在新兴非易失存算一体系统上进行计算的准确度下降40％以上。针对电压降影响计算结果准确性的问题，现有工作提出利用补偿模块对整个阵列受到的电压降影响进行缓解，然而，本专利技术进一步发现，以ou为粒度进行计算，计算单元受到的电压降影响与整个阵列受到的影响不同，并且这个影响具有ou差异性，也即是说，不同位置的ou所受到的电压降影响不同。图2展示了该差异性，图2中，(a)表示电压降对阵列中不同位置的计算单元两端电压的影响，(b)表示电压降对整个阵列的影响，图中的横、纵坐标分别表示阵列中的位线序号和字线序号。因此，现有的补偿方法并不能准确地补偿各个ou所受到的电压降影响，理论上分析，在现有的补偿方案的基础上，可通过调节补偿模块以适应ou之间的电压降差异性，但是，在实际计算过程中，若采用该方法，则需要频繁调节补偿模块，这会引入显著的开销。此外，现有的补偿电压降影响的方案多针对神经网络等特定应用提出，具有应用局限性。
技术实现思路
1、针对现有技术的缺陷和改进需求，本专利技术提供了新兴非易失存算一体系统及其电压降影响补偿方法、电路，其目的在于，充分考虑电压降影响的ou差异性，计算不同位置ou所受到的电压降影响并进行补偿，以提高新兴非易失存算一体系统的计算准确度。
2、为实现上述目的，按照本专利技术的一个方面，提供了一种新兴非易失存算一体系统的电压降影响补偿方法，新兴非易失存算一体系统中，阵列在逻辑上被划分为大小为a*b的计算单元；电压降影响补偿方法包括：
3、对于当前被激活的计算单元oux，计算其左侧互连线电阻rl以及其下侧互连线电阻rd所引起的电压降对计算单元oux中各列输出结果造成的误差δoj，并按照所计算的误差对计算单元oux中各列输出结果进行补偿；
4、对于计算单元oux中的第q列，该误差的计算公式如下：
5、
6、其中，a和b分别表示计算单元包含的行数和列数；oj表示计算单元oux中第j列的输出结果，oq表示计算单元oux中第q列的输出结果，gq表示计算单元oux中第q列envm单元的电导之和，s表示输入数据中“1”的数量。
7、进一步地，
8、r1＝b·c·rw
9、rd＝a·r·rw
10、其中，r和c分别表示计算单元oux的行号和列号；rw表示每一段互连线电阻的大小。
11、进一步地，
12、gq＝xq·gmax+(a-xq)·gmin
13、其中，xq表示计算单元oux中第q列中低阻态的envm单元的数目，gmax和gmin分别表示envm单元在低阻态和高阻态下的电导值。
14、进一步地，
15、
16、
17、其中，gmax表示envm单元在低阻态下的电导值，rw表示每一段互连线电阻的大小；δ表示使得envm单元的计算结果不受其编程周期间变化性影响时，计算单元所包含行数的最大值；min()表示求最小值。
18、按照本专利技术的又一个方面，提供了一种新兴非易失存算一体系统的电压降影响补偿设备，包括：
19、计算机可读存储介质，用于存储计算机程序；
20、以及处理器，用于读取计算机可读存储介质中的计算机程序，执行本专利技术提供的新兴非易失存算一体系统的电压降影响补偿方法。
21、按照本专利技术的又一个方面，提供了一种新兴非易失存算一体系统的电压降影响补偿电路，新兴非易失存算一体系统中，阵列在逻辑上被划分为大小为a*b的计算单元，a和b分别表示计算单元所包含的行数和列数；电压降影响补偿电路包括：
22、乘法器m1，其第一输入端用于接收参数a，其第二输本文档来自技高网...
【技术保护点】
1.一种新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，所述新兴非易失存算一体系统中，阵列在逻辑上被划分为大小为a*b的计算单元；所述电压降影响补偿方法包括：
2.如权利要求1所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
3.如权利要求1所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
4.如权利要求1～3任一项所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
5.一种新兴非易失存算一体系统的电压降影响补偿设备，其特征在于，包括：
6.一种新兴非易失存算一体系统的电压降影响补偿电路，其特征在于，所述新兴非易失存算一体系统中，阵列在逻辑上被划分为大小为a*b的计算单元，a和b分别表示计算单元所包含的行数和列数；所述电压降影响补偿电路包括：
7.如权利要求6所述的新兴非易失存算一体系统的电压降影响补偿电路，其特征在于，所述电压降影响补偿电路为流水线结构，被划分为了6个流水线阶段，其中：
8.一种新兴非易失存算一体系统，其特征在于，其模数转换器及移位
9.如权利要求8所述的新兴非易失存算一体系统，其特征在于，还包括输入计数器，用于采集输入数据中“1”的数量s；
...【技术特征摘要】
1.一种新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，所述新兴非易失存算一体系统中，阵列在逻辑上被划分为大小为a*b的计算单元；所述电压降影响补偿方法包括：
2.如权利要求1所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
3.如权利要求1所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
4.如权利要求1～3任一项所述的新兴非易失存算一体系统的电压降影响补偿方法，其特征在于，
5.一种新兴非易失存算一体系统的电压降影响补偿设备，其特征在于，包括：
6.一种新兴非易失存算一体系统的电压降影响补偿电...
【专利技术属性】
技术研发人员：童薇，冯丹，刘锦鹏，吴兵，程欢，汪承宁，李泽正，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。