System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种可配置多IP版本的简化电路生成模块的方法技术_技高网

一种可配置多IP版本的简化电路生成模块的方法技术

技术编号:40835691 阅读:4 留言:0更新日期:2024-04-01 15:00
本发明专利技术公开了一种可配置多IP版本的简化电路生成模块的方法,包括:使用Python脚本在IP库中调用CPU核IP模块、总线IP模块、待测试IP的待测版本和寄存器组IP模块;Python脚本通过其内在的连接方式将CPU核IP模块与总线IP模块互联、总线IP模块与寄存器组IP模块互联、寄存器组IP模块内的不同行对应连接待测试IP的不同版本;Python脚本运行快速生成一个RTL代码。本发明专利技术创造性地提出能够配置多IP版本的电路设计方法,从而在设计验证过程和实际应用中实现更高的灵活性和性能。

【技术实现步骤摘要】

本专利技术涉及芯片电路验证领域,尤其涉及一种可配置多ip版本的简化电路生成模块的方法。


技术介绍

1、在数字电路领域,电路设计的复杂性常常是设计过程中的一大挑战。为了应对不断变化的需求,设计人员通常需要在不同工作环境和应用场景下对电路进行多次调整和优化,不同的使用环境可能对应的算法等略有不同以及在调试验证过程中,随后进行fpga原型验证时就需要多次重新编译,会浪费大量的时间。

2、如图1所示,在常规的rtl设计过程中,总线的每一个接口基本都只会接一个ip,ip再通过物理接口与外部设备进行连接实现芯片与外界的连接交互;但是在常规项目过程中,首先一般总线接口都是被使用的,很少有说某个接口空着的情况,二是新ip验证过程中往往很多地方进行了改动,一个一个验证的话会浪费大量的时间,因为在验证过程需要进行仿真、编译等过程操作,每次改动都需要花大量时间去等待软件如vcs、vivado等的编译过程,非常浪费时间。

3、因此,结合上述存在的技术问题,有必要提供一种新的技术方案。


技术实现思路

1、为至少解决现有技术中存在的技术问题之一,本专利技术的目标是提供一种创新的、能够配置多ip版本的电路设计方法,从而在设计验证过程和实际应用中实现更高的灵活性和性能。具体技术方案如下所述:

2、本专利技术提供一种可配置多ip版本的简化电路生成模块的方法,包括如下步骤:

3、s1:使用python脚本在ip库中调用cpu核ip模块、总线ip模块、待测试ip的待测版本和寄存器组ip模块;

4、s2:python脚本通过其内在的连接方式将cpu核ip模块与总线ip模块互联、总线ip模块与寄存器组ip模块互联、寄存器组ip模块内的不同行对应连接待测试ip的不同版本;

5、s3:python脚本运行快速生成一个rtl代码。

6、作为本专利技术的一种优选方案,rtl代码能够进行仿真和/或验证。

7、作为本专利技术的一种优选方案,待测试ip的不同版本包括完整ip版本、简易ip版本、uart测试版本1、uart测试版本2、uart测试版本3、uart测试版本4或uart测试版本5。

8、作为本专利技术的一种优选方案,待测试ip的不同版本还包括不同工作环境和应用场景下对电路进行多次调整或优化的版本。

9、作为本专利技术的一种优选方案,连接完成后,cpu核ip模块或外部信号通过选择信号切换待测试ip的不同版本加入到python脚本连接的系统中。

10、作为本专利技术的一种优选方案,加入系统后可进行仿真编译,然后进行fpga原型验证。

11、作为本专利技术的一种优选方案,加入系统后直接进行fpga原型验证。

12、作为本专利技术的一种优选方案,ip库包括成品ip库和测试ip库;成品ip库包括已经测试验证完成的ip,测试ip库包括待测试ip。

13、与现有技术相比,本专利技术至少具有如下有益效果:

14、本专利技术可配置多ip版本的简化电路生成模块的方法容易操作、快捷,可以节省大量验证时间。不用来回修改来回验证,节约人力物力的时间和成本,效率高。

15、本专利技术的方法能够快速生成rtl代码。

16、本专利技术的方法验证灵活度高。可以实现简易的ip级低功耗设计。

17、本专利技术的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本专利技术的实践了解到。

本文档来自技高网...

【技术保护点】

1.一种可配置多IP版本的简化电路生成模块的方法,其特征在于,包括:

2.根据权利要求1所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,RTL代码能够进行仿真和/或验证。

3.根据权利要求1所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,待测试IP的不同版本包括完整IP版本、简易IP版本、UART测试版本1、UART测试版本2、UART测试版本3、UART测试版本4或UART测试版本5。

4.根据权利要求1所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,待测试IP的不同版本还包括不同工作环境和应用场景下对电路进行多次调整或优化的版本。

5.根据权利要求1或2任一所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,连接完成后,CPU核IP模块或外部信号通过选择信号切换待测试IP的不同版本加入到Python脚本连接的系统中。

6.根据权利要求5所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,加入系统后可进行仿真编译,然后进行FPGA原型验证;或

7.根据权利要求1所述的可配置多IP版本的简化电路生成模块的方法,其特征在于,IP库包括成品IP库和测试IP库;成品IP库包括已经测试验证完成的IP,测试IP库包括待测试IP。

...

【技术特征摘要】

1.一种可配置多ip版本的简化电路生成模块的方法,其特征在于,包括:

2.根据权利要求1所述的可配置多ip版本的简化电路生成模块的方法,其特征在于,rtl代码能够进行仿真和/或验证。

3.根据权利要求1所述的可配置多ip版本的简化电路生成模块的方法,其特征在于,待测试ip的不同版本包括完整ip版本、简易ip版本、uart测试版本1、uart测试版本2、uart测试版本3、uart测试版本4或uart测试版本5。

4.根据权利要求1所述的可配置多ip版本的简化电路生成模块的方法,其特征在于,待测试ip的不同版本还包括不同工作环境和应用场景下...

【专利技术属性】
技术研发人员:张磊
申请(专利权)人:上海芯联芯智能科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1