【技术实现步骤摘要】
【】本专利技术涉及芯片测试，具体涉及一种基于in system test pattern(系统级测试程序)的芯片加速老化测试系统。
技术介绍
0、
技术介绍
1、芯片加速老化测试过程，需要在特定的温度电压条件下，让芯片内不同的模块各自进入预设的测试程序进行加速老化。根据jesd(电子工程设计发展联合协会jointelectron device engineering council)、aecq(汽车电子协会认证automotiveelectronics counsil qualification)业内标准，加速老化测试通常要做到1000小时以上，样品数量在几十颗至上千颗不等，车规级芯片还需要基于老化测试环境进行量产burnin(老化烧机)筛片。
2、传统的测试方案需使用老化测试机台，通常为di系列，mcc系列或者eles系列。对于大部分车规级芯片设计公司，老化测试机台使用费是很大的一笔开销，通常可以占到了芯片测试成本的四分之一。此外对于高端测试机台，老化测试板需要购买机台厂商的license(许可证书)，委托特定的公司设计制作，进一步提高测试成本的同时，降低了老化测试的灵活性。此外，基于老化测试环境进行的量产burn in测试，常常因为测试机台的产能问题导致测试效率无法满足出货需求。
3、bist(内部自测built-in self-test)是设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ate)的依赖程度。
4、对于常见的数模混合芯
5、jtag(joint european test action group)一种芯片边界扫描技术，它通过存在于元器件输入输出管脚与内核电路之间的bsc(边界扫描单元)对器件及外围电路进行测试，从而提高器件的可控性和可观察性。
6、测试向量(test vector)是2018年公布的计算机科学技术名词，用于测试电路正确性的一组数据。既包括电路的输入数据，也包括用于和电路输出值进行比较的正确输出数据。
7、基于in system test pattern进行老化测试的方案，经查询，未发现有关报道。本专利技术对包含bist功能芯片的老化测试系统进行了优化改进。
技术实现思路
0、
技术实现思路
1、本专利技术的目的是，提供一种不受老化机台产能限制，老化效果好、成本低的包含bist功能芯片的老化测试系统。
2、为实现上述目的，本专利技术采取的技术方案是一种基于in system test pattern的芯片加速老化测试系统，使用in system test pattern对包含bist功能芯片进行老化测试；包括sever端(服务器端)和至少一个client端(客户端)；所述sever端包括pc(计算机)，所述pc运行群控软件、存储in system test pattern，所述群控软件用于将in systemtest pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式cpu(处理器)、fpga(field programmable gate array,可编程门阵列)、电源管理模块、温度控制模块、若干包含bist功能芯片的老化板；所述网络接口和所述pc通过网络连接通信，与所述嵌入式cpu数据交互；所述嵌入式cpu与fpga数据交互，传递in system testpattern及fpga控制信号、老化板回传信号，所述fpga用于将接收到的in system testpattern及fpga控制信号完成并串转换以jtag或ijtag(注释：ijtag是ieee 1687标准协议的常用名称)接口输出给老化板、并通过jtag或ijtag接口接收老化板回传信号；所述嵌入式cpu与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式cpu与电源管理模块数据交互、传递电源控制信号，所述温度控制模块用于对老化板提供老化测试环境，所述电源管理模块用于对老化板提供电源。
3、优选地，所述的一种基于in system test pattern的芯片加速老化测试系统，还包括微处理器mcu，所述嵌入式cpu与mcu(微处理器)数据交互、传递温度及电源控制信号，所述微处理器mcu替代嵌入式cpu与温度控制模块和电源管理模块数据交互。
4、优选地，所述in system pattern为8至64位cpu数据格式，包括logic_bist、memory_bist和phy_test，使用logic_bist pattern替代scan pattern实现scan_stuck老化测试功能，对包含bist功能芯片进行scan_stuck、memory_bist和phy_test老化测试。
5、优选地，所述群控软件对client端监控分析是指，所述群控软件支持向client端发送测试开始信号、选择测试程序、接收并分析芯片测试状态。
6、优选地，所述in system pattern数据格式包含writ行、read行、valid行；read行中包含期望输出位与不关注输出位，通过valid行将期望输出位做标识、不关注输出位屏蔽，sever端群控软件对老化板回传信号结果与期望输出位比较并判断老化测试结果是否可控。
7、优选地，所述老化测试包括高温老化寿命、低温老化寿命、早夭失效率、老化烧机测试。
8、优选地，所述老化板是高温高湿试验实验板二次利用。
9、优选地，通过替换更换更高性能的嵌入式cpu以支持更高的测试向量深度。
10、优选地，所述老化板读取芯片运行状态及内部传感器结果回传，以完整记录与分析老化过程中的芯片输出。
11、优选地，所述的一种基于in system test pattern的芯片加速老化测试系统，所述pc和网络接口通过有线、wifi(wireless fidelity本文档来自技高网...
【技术保护点】
1.一种基于in system test pattern的芯片加速老化测试系统，其特征在于：包括sever端和至少一个client端；所述sever端包括PC，所述PC运行群控软件、存储in systemtest pattern，所述群控软件用于将in system test pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式CPU、FPGA、电源管理模块、温度控制模块、若干包含BIST功能芯片的老化板；所述网络接口和所述PC通过网络连接通信，与所述嵌入式CPU数据交互；所述嵌入式CPU与FPGA数据交互，传递in system test pattern及FPGA控制信号、老化板回传信号，所述FPGA用于将接收到的in system test pattern及FPGA控制信号完成并串转换以jtag或ijtag接口输出给老化板、并通过jtag或ijtag接口接收老化板回传信号；所述嵌入式CPU与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式CPU与电源管理模块数据交互、传递电源控制信号，所述温度控制模块用于对老化板提供老化测试环境
2.根据权利要求1所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：还包括微处理器MCU，所述嵌入式CPU与微处理器MCU数据交互、传递温度及电源控制信号，所述微处理器MCU替代嵌入式CPU与温度控制模块和电源管理模块数据交互。
3.根据权利要求2所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述in system pattern为8至64位CPU数据格式，包括Logic_bist、Memory_bist和phy_test，使用Logic_bist pattern替代scan pattern实现scan_stuck老化测试功能，对包含BIST功能芯片进行scan_stuck、Memory_bist和phy_test老化测试。
4.根据权利要求3所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述群控软件对client端监控分析是指，所述群控软件支持向client端发送测试开始信号、选择测试程序、接收并分析芯片测试状态。
5.根据权利要求4所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述in system pattern数据格式包含writ行、read行、valid行；read行中包含期望输出位与不关注输出位，通过valid行将期望输出位做标识、不关注输出位屏蔽，sever端群控软件对老化板回传信号结果与期望输出位比较并判断老化测试结果是否可控。
6.根据权利要求5所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化测试包括高温老化寿命、低温老化寿命、早夭失效率、老化烧机测试。
7.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化板是高温高湿试验实验板二次利用。
8.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：通过替换更换更高性能的嵌入式CPU以支持更高的测试向量深度。
9.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化板读取芯片运行状态及内部传感器结果回传，以完整记录与分析老化过程中的芯片输出。
10.根据权利要求2所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述PC和网络接口通过有线、wifi、蓝牙或光纤连接，所述群控软件通过TCP或者UDP数据包和嵌入式CPU广播通信，所述嵌入式CPU与FPGA通过APB、AXI或者ASB方式连接，所述嵌入式CPU与微处理器MCU通过UART、I2C或者SPI方式连接；所述温度控制模块包括温度传感器、加热棒、水冷机和散热风扇，所述温度传感器实时反馈温度模拟信号，包含实时温度与温度变化率，所述加热棒与水冷机或散热风扇，被微处理器MCU控制，实现升温或者散热的功能；所述电源管理模块包括外接电源及配套的电源管理芯片。
...【技术特征摘要】
1.一种基于in system test pattern的芯片加速老化测试系统，其特征在于：包括sever端和至少一个client端；所述sever端包括pc，所述pc运行群控软件、存储in systemtest pattern，所述群控软件用于将in system test pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式cpu、fpga、电源管理模块、温度控制模块、若干包含bist功能芯片的老化板；所述网络接口和所述pc通过网络连接通信，与所述嵌入式cpu数据交互；所述嵌入式cpu与fpga数据交互，传递in system test pattern及fpga控制信号、老化板回传信号，所述fpga用于将接收到的in system test pattern及fpga控制信号完成并串转换以jtag或ijtag接口输出给老化板、并通过jtag或ijtag接口接收老化板回传信号；所述嵌入式cpu与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式cpu与电源管理模块数据交互、传递电源控制信号，所述温度控制模块用于对老化板提供老化测试环境，所述电源管理模块用于对老化板提供电源。
2.根据权利要求1所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：还包括微处理器mcu，所述嵌入式cpu与微处理器mcu数据交互、传递温度及电源控制信号，所述微处理器mcu替代嵌入式cpu与温度控制模块和电源管理模块数据交互。
3.根据权利要求2所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述in system pattern为8至64位cpu数据格式，包括logic_bist、memory_bist和phy_test，使用logic_bist pattern替代scan pattern实现scan_stuck老化测试功能，对包含bist功能芯片进行scan_stuck、memory_bist和phy_test老化测试。
4.根据权利要求3所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：...
【专利技术属性】
技术研发人员：吕进阁，夏云峰，张严封，
申请(专利权)人：北京辉羲智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。