System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 显示面板及显示面板母板、显示装置制造方法及图纸_技高网

显示面板及显示面板母板、显示装置制造方法及图纸

技术编号:40793591 阅读:4 留言:0更新日期:2024-03-28 19:22
本公开的实施例提供了一种显示面板及显示面板母板、显示装置,涉及显示技术领域,用于提高显示面板的显示效果。该显示面板包括衬底、多个像素电路和至少一个测试电极组。多个像素电路设置于衬底上,且设置于显示区;多个像素电路排布为多行多列。多个像素电路包括设置于显示区最外围的至少一个测试像素电路,测试像素电路被配置为与发光器件电绝缘;测试像素电路包括多个晶体管,多个晶体管中至少有一个测试晶体管,测试晶体管与其他晶体管电绝缘。上述显示面板用于显示图像。

【技术实现步骤摘要】

本公开涉及显示,尤其涉及一种显示面板及显示面板母板、显示装置


技术介绍

1、有机发光二极管(英文:organic light emitting diode,简称:oled),因具有自发光、驱动电压低、发光效率高、响应速度快以及可柔性显示等优点,已在显示领域得到广泛应用。

2、相关技术中,在制备显示面板的过程中,需要对显示区中的晶体管的电学特性进行测试。但是,用于测试的晶体管与显示区中的晶体管的工艺环境具有差异,从而导致测试的晶体管的电学特性与显示区中的晶体管的电学特性具有差异,晶体管测出来的电学特性不能表征显示区中的晶体管电学特性。


技术实现思路

1、本公开的实施例的目的在于提供一种显示面板及显示面板母板、显示装置,用于提高显示面板的显示效果。

2、为达到上述目的,本公开的实施例提供了如下技术方案:

3、一方面,提供一种显示面板。所述显示面板包括衬底、多个像素电路和至少一个测试电极组。所述多个像素电路设置于所述衬底上,且设置于所述显示区;所述多个像素电路排布为多行多列,每行包括沿第一方向设置的至少两个像素电路,每列包括沿第二方向设置的至少两个像素电路。所述多个像素电路包括设置于所述显示区最外围的至少一个测试像素电路,所述测试像素电路被配置为与发光器件电绝缘;所述测试像素电路包括多个晶体管,所述多个晶体管中至少有一个测试晶体管,测试晶体管与其他晶体管电绝缘。至少一个测试电极组设置于所述衬底上,且设置于所述周边区;所述测试电极组包括三个测试电极,一个所述测试晶体管的第一极、第二极和栅极,与一个所述测试电极组的三个测试电极分别连接。

4、上述显示面板中,测试晶体管位于显示区,可以使测试晶体管和显示区中的晶体管的工艺环境大致相同,从而可以降低测试晶体管的电学特性和显示区中的晶体管的电学特性的差异。

5、在一些实施例中,所述测试像素电路所包括的多个晶体管均为测试晶体管。

6、在一些实施例中,阵列排布的多个像素电路中,所述多个像素电路包括设置于所述显示区最外围的至少一个测试像素电路组,一个测试像素电路组包括多个测试像素电路;一个所述测试像素电路所包括的测试晶体管的数量小于一个像素电路所包括的晶体管的数量,且一个所述像素电路中的所有的晶体管,在所述一个测试像素电路组中,均存在对应的测试晶体管。

7、在一些实施例中,一个测试像素电路包括多个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

8、在一些实施例中,一个测试像素电路包括一个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

9、在一些实施例中,所述显示面板还包括像素电路叠层、第一导电层、第二导电层和第一电极层。所述像素电路叠层设置于所述衬底上。所述第一导电层设置于所述像素电路叠层远离所述衬底的一侧。所述第二导电层设置于所述第一导电层远离所述衬底的一侧。所述第一电极层设置于所述第二导电层远离所述衬底的一侧。所述测试电极包括层叠设置且连接的第一块、第二块和第三块;所述第一块位于所述第一导电层,所述第二块位于所述第二导电层,所述第三块位于所述第一电极层。所述显示面板还包括至少一个测试连接线组,至少一个测试连接线组位于所述第一导电层;所述测试连接线组包括三条测试连接线,一个所述测试连接线组的三条测试连接线,与一个所述测试晶体管的第一极、第二极和栅极分别连接;且与一个所述测试电极组的三个测试电极分别连接。

10、在一些实施例中,所述周边区环绕所述显示区,所述周边区包括绑定区,沿第二方向,所述绑定区位于所述显示区的一侧。最远离所述绑定区的一行所述像素电路包括所述测试像素电路,所述测试电极位于所述显示区远离绑定区的一侧。

11、在一些实施例中,所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和存储电容器。所述第一晶体管的栅极与第一重置信号端连接,第一极与第一初始化信号端连接,第二极与第一节点连接;所述第二晶体管的栅极与第一扫描信号端连接,第一极与第一节点连接,第二极与第二节点连接;所述第二晶体管为氧化物晶体管;所述第三晶体管的栅极与第二扫描信号端连接,第一极与数据写入信号端连接,第二极与第三节点连接;所述第四晶体管的栅极与第二重置信号端连接,第一极与第二初始化信号端连接,第二极与第三节点连接;所述第五晶体管的栅极与发光使能信号端连接,第一极与第一电源电压信号端连接,第二极与第三节点连接;所述第六晶体管的栅极与所述发光使能信号端连接,第一极与第一节点连接,第二极与第二电源电压信号端连接;所述第七晶体管的栅极与第二重置信号端连接,第一极与第三初始化信号端连接,第二极与第二电源电压信号端连接;所述第八晶体管的栅极与第二节点连接,第一极与第三节点连接,第二极与第一节点连接。所述存储电容器的第一极板与所述第二节点连接,第二极板与第一电源电压端连接。

12、另一方面,提供一种显示装置。所述显示装置包括:如上述任一实施例所述的显示面板。

13、上述显示装置具有与上述一些实施例中提供的显示面板相同的结构和有益技术效果,在此不再赘述。

14、又一方面,在一些实施例中,提供一种显示面板母板。显示面板母板具有多个面板区,所述面板区包括显示区;所述多个面板区包括第一面板区和至少一个测试面板区;位于所述第一面板区的显示面板母板被配置为制备显示面板;所述显示面板母板包括衬底、多个像素电路和至少一个测试电极组;所述多个像素电路设置于所述衬底上,且设置于所述显示区;所述多个像素电路包括设置于所述测试面板区的显示区的至少一个测试像素电路,所述测试像素电路包括多个晶体管,所述多个晶体管中至少有一个测试晶体管,所述测试晶体管与其他晶体管电绝缘;所述至少一个测试电极组设置于所述测试面板区;所述测试电极组包括三个测试电极,一个所述测试晶体管的第一极、第二极和栅极,与同一个所述测试电极组的三个测试电极分别连接。

15、在一些实施例中,所述显示面板母板具有至少一个第一孔;所述第一孔设置于所述测试面板区,且设置于所述测试像素电路的周侧;沿第三方向,所述第一孔贯穿多个像素电路,所述第三方向与所述衬底垂直;一个测试电极组设置于所述第一孔内,且设置于所述衬底上。

16、在一些实施例中,所述测试像素电路所包括的多个晶体管均为测试晶体管。

17、在一些实施例中,所述多个像素电路包括设置于所述测试面板区的显示区的至少一个测试像素电路组,一个测试像素电路组包括多个测试像素电路;一个所述测试像素电路所包括的测试晶体管的数量小于一个像素电路所包括的晶体管的数量,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

18、在一些实施例中,所述多个面板区包括多个第一面板区和多个测试面板区;所述多个第一面板区排布成多行和多列,每行包括沿第一方向设置的至少两个第一面板区,每列包本文档来自技高网...

【技术保护点】

1.一种显示面板,其特征在于,具有显示区以及设置于所述显示区至少一侧的周边区;

2.根据权利要求1所述的显示面板,其特征在于,所述测试像素电路所包括的多个晶体管均为测试晶体管。

3.根据权利要求1所述的显示面板,其特征在于,所述多个像素电路包括设置于所述显示区最外围的至少一个测试像素电路组,一个测试像素电路组包括多个测试像素电路,一个所述测试像素电路所包括的测试晶体管的数量小于一个像素电路所包括的晶体管的数量,且一个所述像素电路中的所有的晶体管,在所述一个测试像素电路组中,均存在对应的测试晶体管。

4.根据权利要求3所述的显示面板,其特征在于,一个测试像素电路包括多个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

5.根据权利要求3所述的显示面板,其特征在于,一个测试像素电路包括一个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

6.根据权利要求1~5中任一项所述的显示面板,其特征在于,还包括:

7.根据权利要求1~6中任一项所述的显示面板,其特征在于,所述周边区环绕所述显示区,所述周边区包括绑定区,沿第二方向,所述绑定区位于所述显示区的一侧;

8.根据权利要求1~6中任一项所述的显示面板,其特征在于,所述像素电路包括:

9.一种显示装置,其特征在于,包括如权利要求1~8中任一项所述的显示面板。

10.一种显示面板母板,其特征在于,具有多个面板区,所述面板区包括显示区;所述多个面板区包括第一面板区和至少一个测试面板区;位于所述第一面板区的显示面板母板被配置为制备显示面板;

11.根据权利要求10所述的显示面板母板,其特征在于,具有至少一个第一孔;所述第一孔设置于所述测试面板区,且设置于所述测试像素电路的周侧;沿第三方向,所述第一孔贯穿多个像素电路,一个测试电极组设置于所述第一孔内,且设置于所述衬底上;所述第三方向与所述衬底垂直。

12.根据权利要求10或11所述的显示面板母板,其特征在于,所述测试像素电路所包括的多个晶体管均为测试晶体管。

13.根据权利要求10或11所述的显示面板母板,其特征在于,所述多个像素电路包括设置于所述测试面板区的显示区的至少一个测试像素电路组,一个测试像素电路组包括多个测试像素电路;一个所述测试像素电路所包括的测试晶体管的数量小于一个像素电路所包括的晶体管的数量,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

14.根据权利要求10或11所述的显示面板母板,其特征在于,所述多个面板区包括多个第一面板区和多个测试面板区;

...

【技术特征摘要】

1.一种显示面板,其特征在于,具有显示区以及设置于所述显示区至少一侧的周边区;

2.根据权利要求1所述的显示面板,其特征在于,所述测试像素电路所包括的多个晶体管均为测试晶体管。

3.根据权利要求1所述的显示面板,其特征在于,所述多个像素电路包括设置于所述显示区最外围的至少一个测试像素电路组,一个测试像素电路组包括多个测试像素电路,一个所述测试像素电路所包括的测试晶体管的数量小于一个像素电路所包括的晶体管的数量,且一个所述像素电路中的所有的晶体管,在所述一个测试像素电路组中,均存在对应的测试晶体管。

4.根据权利要求3所述的显示面板,其特征在于,一个测试像素电路包括多个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

5.根据权利要求3所述的显示面板,其特征在于,一个测试像素电路包括一个测试晶体管,且一个测试像素电路组中的测试晶体管的数量与一个像素电路中的晶体管的数量相等。

6.根据权利要求1~5中任一项所述的显示面板,其特征在于,还包括:

7.根据权利要求1~6中任一项所述的显示面板,其特征在于,所述周边区环绕所述显示区,所述周边区包括绑定区,沿第二方向,所述绑定区位于所述显示区的一侧;

8.根据权利要求1~6中任一项所述的显示面板,其...

【专利技术属性】
技术研发人员:柴铭志谢涛峰徐元杰李孟肖星亮李卓安殷震超
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1