静电放电保护器件、制备方法、芯片及电子设备技术

技术编号:40770151 阅读:18 留言:0更新日期:2024-03-25 20:18
本申请提供一种静电放电保护器件、制备方法、芯片及电子设备。该静电放电保护器件包括:沟道层、势垒层以及控制层;沟道层的表面包括凹部,势垒层包括第一通孔;势垒层堆叠在沟道层的表面;第一通孔与凹部之间有重合;控制层堆叠在势垒层的表面,并通过第一通孔、凹部嵌入沟道层的内部。通过上述的静电放电保护器件,本申请能够实现不会影响受保护的器件/电路的高频性能,且支持受保护的器件/电路在高频场景的应用。

【技术实现步骤摘要】

本申请涉及静电放电,更具体地,涉及一种静电放电保护器件、制备方法、芯片及电子设备


技术介绍

1、作为一种很常见的自然现象,静电放电(electrostatic discharge,esd)能够形成高电压、强电场以及瞬时大电流,并可以伴随有强电磁辐射,从而能够形成esd电磁脉冲。

2、esd能够对电子组件,例如,集成电路和微芯片等,造成剧烈破坏,这会影响电子组件功能的正常发挥。因此,需要对电子组件实施esd保护。

3、现有的esd保护器件采用了三端(分别是源极、漏极以及栅极)结构,其会影响电子组件的高频性能,且不能很好地支持电子组件在高频场景的应用。


技术实现思路

1、本申请提供了一种esd保护器件、制备方法、芯片及电子设备,该esd保护器件不会影响受保护的器件/电路的高频性能,并支持受保护的器件/电路在高频场景的应用。

2、第一方面,提供了一种esd保护器件,包括:沟道层、势垒层以及控制层;该沟道层的表面包括凹部,该势垒层包括第一通孔;该势垒层堆叠在该沟道层的表面;该第一本文档来自技高网...

【技术保护点】

1.一种静电放电保护器件,其特征在于,包括:

2.根据权利要求1所述的器件,其特征在于,所述沟道层与所述势垒层之间形成导电沟道,所述导电沟道位于所述沟道层的内部,所述控制层用于控制所述导电沟道。

3.根据权利要求1或2所述的器件,其特征在于,所述器件还包括:

4.根据权利要求1至3中任一项所述的器件,其特征在于,所述器件还包括:

5.根据权利要求1至4中任一项所述的器件,其特征在于,所述器件还包括:

6.根据权利要求5所述的器件,其特征在于,所述触发回路包括第一电容与第一电阻;

7.根据权利要求1至6中任一项所述的器...

【技术特征摘要】

1.一种静电放电保护器件,其特征在于,包括:

2.根据权利要求1所述的器件,其特征在于,所述沟道层与所述势垒层之间形成导电沟道,所述导电沟道位于所述沟道层的内部,所述控制层用于控制所述导电沟道。

3.根据权利要求1或2所述的器件,其特征在于,所述器件还包括:

4.根据权利要求1至3中任一项所述的器件,其特征在于,所述器件还包括:

5.根据权利要求1至4中任一项所述的器件,其特征在于,所述器件还包括:

6.根据权利要求5所述的器件,其特征在于,所述触发回路包括第一电容与第一电阻;

7.根据权利要求1至6中任一项所述的器件,其特征在于,

8.根据权利要求7所述的器件,其特征在于,所述第三半导体材料的禁带宽度小于或等于1.5电子伏特。

9.根据权利要求7或8所述的器件,其特征在于,

10.根据权利要求7至9中任一项所述的器件,其特征在于,所述第一半导体材料的费米能级大于所述第三半导体材料的费米能级。

11.根据权利要求10所述的器件,其特征在于,所述控制层为p型掺杂区域,所述导电沟道为n型区域。

12.一种静电放电保护器件的制备方法,其特征在于,包括:

...

【专利技术属性】
技术研发人员:何林峰苏帅魏巍张亚文
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1