闪存存储器及其制作方法技术

本发明专利技术提供一种闪存存储器及其制作方法，包括：衬底，衬底包括测试区，测试区形成有测试结构；测试结构包括自下而上的有源区、测试浮栅层、介质层和测试控制栅层。形成闪存存储器的版图层包括第一浮栅版图层和第二浮栅版图层；第二浮栅版图层包括开口图形，利用开口图形形成开口；开口图形在衬底上的投影落入有源区内。浮栅接触柱位于开口中的绝缘层中且与测试浮栅层电连接；控制栅接触柱与测试控制栅层电连接。本发明专利技术第二浮栅版图层中的开口图形与有源区重叠设置，开口图形区域对应的测试控制栅层和介质层去除并暴露出测试浮栅层；通过浮栅接触柱将测试浮栅层引出。利用该测试结构实现在WAT测试中检测浮栅和控制栅之间的介质层电学参数。

【技术实现步骤摘要】

本专利技术属于集成电路制造，具体涉及一种闪存存储器及其制作方法。

技术介绍

1、在半导体集成电路中，随着半导体技术的发展，闪存市场占有率越来越高。为了满足高密度、高性能、低成本的市场需求，技术节点越做越小。对于闪存的电性参数监测要求更加全面，要求测试更加准确，进而更好的反应工艺制程情况。

2、闪存结构中浮栅与控制栅之间的介质层起到浮栅到控制栅耦合电压以及浮栅与控制栅之间电性隔离的做用，浮栅与控制栅之间的介质层的电学厚度，击穿电压，与时间有关的介质击穿(tddb)寿命对于闪存的读写擦性能和器件可靠性起到了非常重要的做用。常规条件下由于浮栅处于浮置状态，浮栅与控制栅之间的电容值无法测量，因此无法实现对浮栅与控制栅之间的介质层电学参数的量测。

技术实现思路

1、本专利技术的目的在于提供一种闪存存储器及其制作方法，闪存存储器包括测试结构，该测试结构在当前的闪存工艺条件下将测试浮栅层接出，可以实现测试浮栅与控制栅之间的介质层电学参数的量测，实现对介质层(例如ono膜层)的晶圆允收测试(wat)监控。

本文档来自技高网...

【技术保护点】

1.一种闪存存储器，其特征在于，包括：

2.如权利要求1所述的闪存存储器，其特征在于，

3.如权利要求1所述的闪存存储器，其特征在于，

4.如权利要求1所述的闪存存储器，其特征在于，

5.如权利要求4所述的闪存存储器，其特征在于，

6.如权利要求5所述的闪存存储器，其特征在于，

7.如权利要求1所述的闪存存储器，其特征在于，

8.一种闪存存储器的制作方法，其特征在于，包括：

9.如权利要求8所述的闪存存储器的制作方法，其特征在于，还包括：

10.如权利要求8所述的闪存存储器的制作方...

【技术特征摘要】

1.一种闪存存储器，其特征在于，包括：

2.如权利要求1所述的闪存存储器，其特征在于，

3.如权利要求1所述的闪存存储器，其特征在于，

4.如权利要求1所述的闪存存储器，其特征在于，

5.如权利要求4所述的闪存存储器，其特征在于，

6.如权利要求5所述的...

【专利技术属性】
技术研发人员：高毅，左睿昊，马开阳，周婧涵，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：