一种芯片验证方法、装置和存储介质制造方法及图纸

本发明专利技术公开了一种芯片验证方法，包括：生成包含所有全局通用的约束项的第一激励类；基于被测芯片的每个模块对所述第一激励类进行划分，生成相应的第二激励类，使得针对特定模块的第二激励类包含用于所述特定模块的全局通用的约束项，并在所述特定模块内对部分或全部全局通用的所述约束项进行扩展；基于所述特定模块的所述第二激励类，编写测试用例模板，并给予所述约束项输入激励的约束文件，生成第三激励类；以及基于所有所述测试用例生成功能覆盖点的测试代码。从而，利用三层激励机制，通过重用提升效率，且降低复杂度。本发明专利技术还公开了示例性的用于芯片验证方法的电子设备和介质。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及芯片功能验证领域，尤其涉及一种芯片验证方法、电子设备和存储介质。

技术介绍

1、在芯片设计过程中，为了提高芯片的稳定性，验证(verification)就成了现代数字集成电路设计流程中不可或缺且至关重要的一环，其目的是保证设计功能按照既定的设计规约正确的实现。在一个完整的项目周期中，验证所占用的时间可高达60％-70％。目前业界主流的功能验证方法通常使用随机约束的方式，在电路验证中自动产生受控的随机输入，从而驱动验证电路并完成验证功能。

2、在芯片仿真验证中，uvm验证方法学对随机验证提供了支持，其中system verilog允许验证工程师以一种紧凑的、声明式的方式指定约束，然后由求解器处理约束，生成满足约束的随机值。在芯片原型验证中，可以随机(random)生成激励信息：根据随机产生约束文件(config-file)生成激励信息。此类机制随机性较高，不能保证激励信息的合法(本公开中的合法是指符合激励信息的要求或规则，以使得激励信息有效)性，增加了验证调试的难度。现有技术中，还可以基于模板(template-bas本文档来自技高网...

【技术保护点】

1.一种芯片验证方法，其特征在于，包括：

2.根据权利要求1所述的芯片验证方法，其特征在于，生成包含所有全局通用的约束项的第一激励类，包括：

3.根据权利要求1所述的芯片验证方法，其特征在于，基于所述测试用例生成功能覆盖点的测试代码，进一步包括：

4.根据权利要求1所述的芯片验证方法，其特征在于，所述约束项输入激励的约束文件至少包括以下信息：

5.根据权利要求1～4中任一项所述的芯片验证方法，其特征在于，还包括：

6.根据权利要求5所述的芯片验证方法，其特征在于，所述第一激励类包括：芯片版本约束项、当前测试场景约束项或所述被测芯...

【技术特征摘要】

1.一种芯片验证方法，其特征在于，包括：

2.根据权利要求1所述的芯片验证方法，其特征在于，生成包含所有全局通用的约束项的第一激励类，包括：

3.根据权利要求1所述的芯片验证方法，其特征在于，基于所述测试用例生成功能覆盖点的测试代码，进一步包括：

4.根据权利要求1所述的芯片验证方法，其特征在于，所述约束项输入激励的约束文件至少包括以下信息：

5.根据权利要求1～4中任一项所述的芯片验证方法，其特征在于，还包括：

6.根据权利要求5所述的芯片验证方法，其特征在于，所述第一激励类包括：芯片版本约束项、当前测试场景约束项或...

【专利技术属性】
技术研发人员：蔡权雄，牛昕宇，
申请(专利权)人：深圳鲲云信息科技有限公司，
类型：发明
国别省市：