System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,特别涉及一种半导体结构及其制备方法。
技术介绍
1、闪存作为一种非易失性存储器,通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的,使存储在存储器中的数据不会因电源中断而消失,且闪存作为电可擦除且可编程的只读存储器的一种特殊结构,如今已经占据了非挥发性半导体存储器的大部分市场份额,成为发展最快的非挥发性半导体存储器。
2、具体的,分栅结构的闪存,是由浮栅(floating gate,fg)和控制栅(controlgate)构成。而其擦除(erase)操作通常采用f-n tunneling原理。目前,为了增强擦除区的电场,使得fn隧穿更容易发生,浮栅(fg)常采用带尖端(fg tip)的形状。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构及其制备方法,以提出一种新的具有浮栅尖端的分栅结构的闪存结构和制备方法,以增强擦除区的电场,提高闪存单元的擦除效率。
2、第一方面,为解决上述技术问题,本专利技术提供了一种半导体结构的制备方法,至少可以包括如下步骤:
3、提供一衬底,所述衬底内至少形成有一器件隔离结构,且在所述衬底的表面上形成有耦合氧化层和浮栅材料层和图案化的光刻胶层;
4、以所述图案化的光刻胶层为掩膜,刻蚀所述浮栅材料层,以形成具有一浮栅尖端的浮栅层,其中所述浮栅尖端位于所述器件隔离结构上;
5、刻蚀去除所述浮栅层下方的部分所述器件隔离结构,以使所述浮栅层的浮栅尖端
6、形成隧穿氧化层和擦除栅,所述隧穿氧化层覆盖在所述浮栅层的表面上并包裹所述浮栅尖端,所述擦除栅覆盖在所述隧穿氧化层的表面上并填满所述悬空的浮栅尖端下方的空隙。
7、在其中一些实施例中,所述器件隔离结构具体可以为浅沟槽隔离结构,所述耦合氧化层覆盖在所述浅沟槽隔离结构两侧所暴露出的衬底的表面上。
8、在其中一些实施例中,所述浮栅层和擦除栅的材料均具体可以为多晶硅。
9、在其中一些实施例中,所述刻蚀浮栅材料层,形成所述浮栅尖端的刻蚀工艺具体可以为干法刻蚀工艺。
10、在其中一些实施例中,所述去除所述浮栅层下方的部分所述器件隔离结构的刻蚀工艺具体可以为各向同性刻蚀的湿法刻蚀工艺。
11、在其中一些实施例中,所述浮栅尖端的形状具体可以为小于90°的锐角。
12、在其中一些实施例中,所述浮栅尖端悬空的预设长度随所述各向同性刻蚀的湿法刻蚀工艺的参数的改变而改变。
13、在其中一些实施例中,形成所述隧穿氧化层的工艺具体可以为高温氧化工艺hto,形成所述擦除栅的工艺具体可以为化学气相沉积工艺cvd。
14、第二方面,在基于与上述提供的所述半导体结构的制备方法相同的专利技术构思的情况下,本专利技术还提供了一种半导体结构,具体可以包括:
15、衬底;
16、器件隔离结构,位于衬底内,且所述器件隔离结构的部分顶面低于所述衬底的顶面;
17、耦合氧化层,位于所述器件隔离结构两侧所暴露出的衬底的表面上;
18、浮栅层,覆盖在所述耦合氧化层和部分所述器件隔离结构的表面上,且所述浮栅层具有一浮栅尖端,而所述浮栅尖端位于所述器件隔离结构上;
19、隧穿氧化层和擦除栅,所述隧穿氧化层覆盖在所述浮栅层的表面上并包裹所述浮栅尖端,所述擦除栅覆盖在所述隧穿氧化层的表面上并填满浮栅尖端与器件隔离结构之间的空隙。
20、其中,所述浮栅尖端的形状为小于90°的锐角。
21、与现有技术相比,本专利技术的技术方案至少具有以下有益效果之一:
22、在本专利技术提供的半导体结构的制备方法中,其将浮栅层的浮栅尖端设置在器件隔离结构所对应的衬底上,并利用刻蚀工艺,将所述浮栅层的浮栅尖端下方的部分厚度的器件隔离结构去除,以使所述浮栅尖端悬空预设长度,即也就是让浮栅尖端与所述器件隔离结构之间沿垂直于所述衬底表面的方向形成一高度差(空隙),然后,在利用沉积工艺,形成包裹所述浮栅尖端并覆盖在浮栅层其他表面的隧穿氧化层和将所述浮栅层掩埋在内,并填充所述浮栅尖端与所述器件隔离结构之间所形成的所述空隙的擦除栅。
23、由于本专利技术提供的制备方法所形成的分栅闪存单元的浮栅尖端是位于器件隔离结构之上,且其浮栅尖端沿平行于衬底表面方向上的长度还可以通过各向同性刻蚀的湿法刻蚀工艺控制,从而让浮栅层与擦除栅的耦合长度变的可控,即实现了增强擦除区的电场和提高分栅闪存单元的擦除效率的目的。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的制备方法,其特征在于,所述器件隔离结构为浅沟槽隔离结构,所述耦合氧化层覆盖在所述浅沟槽隔离结构两侧所暴露出的衬底的表面上。
3.如权利要求1所述的半导体结构的制备方法,其特征在于,所述浮栅层和擦除栅的材料均为多晶硅。
4.如权利要求1所述的半导体结构的制备方法,其特征在于,所述刻蚀浮栅材料层,形成所述浮栅尖端的刻蚀工艺为干法刻蚀工艺。
5.如权利要求1所述的半导体结构的制备方法,其特征在于,所述去除所述浮栅层下方的部分所述器件隔离结构的刻蚀工艺为各向同性刻蚀的湿法刻蚀工艺。
6.如权利要求5所述的半导体结构的制备方法,其特征在于,所述浮栅尖端的形状为小于90°的锐角。
7.如权利要求6所述的半导体结构的制备方法,其特征在于,所述浮栅尖端悬空的预设长度随所述各向同性刻蚀的湿法刻蚀工艺的参数的改变而改变。
8.如权利要求1所述的半导体结构的制备方法,其特征在于,形成所述隧穿氧化层的工艺为高温氧化工艺HTO,形成所述擦除
9.一种半导体结构,其特征在于,包括:
10.如权利要求9所述的半导体结构,其特征在于,所述浮栅尖端的形状为小于90°的锐角。
...【技术特征摘要】
1.一种半导体结构的制备方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的制备方法,其特征在于,所述器件隔离结构为浅沟槽隔离结构,所述耦合氧化层覆盖在所述浅沟槽隔离结构两侧所暴露出的衬底的表面上。
3.如权利要求1所述的半导体结构的制备方法,其特征在于,所述浮栅层和擦除栅的材料均为多晶硅。
4.如权利要求1所述的半导体结构的制备方法,其特征在于,所述刻蚀浮栅材料层,形成所述浮栅尖端的刻蚀工艺为干法刻蚀工艺。
5.如权利要求1所述的半导体结构的制备方法,其特征在于,所述去除所述浮栅层下方的部分所述器件隔离结构的刻蚀工艺为各向同性...
【专利技术属性】
技术研发人员:王卉,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。