【技术实现步骤摘要】
本专利技术数字芯片(ic)验证，具体涉及一种基于uvm验证平台的cache调度模块验证方法。
技术介绍
1、随着cpu主频的不断提升，系统性能得到改善，但是系统性能的提升还取决于存储器的存取速度、指令结构、系统架构、信息在各个部件之间的传送速度等因素，特别是cpu/内存之间的存取速度。若内存的存取速度相对cpu的工作速度较低，就会造成cpu等待，浪费cpu的能力。通常采用cache法，减少内存与cpu之间的速度差异，即在快速cpu与慢速dram之间插入一块容量较小、速度较快的sram来起到缓冲作用，使得系统成本上升可控且cpu可以以较快的速度对sram中的数据进行存取。
2、影响cache性能的主要因素有单命令访问周期与命令的并行度。cpu对主存的单命令访问首先送到cache，由cache自行在自身查找。若命中则直接返回cpu，若不命中则由cache访问主存后再返回cpu，单命令访问周期较长。故提高cache性能的关键是同时处理大量流程复杂的cache访问命令，要求cache内部有一个高性能命令调度模块(scheduler)。针对该模块的验证尤为重要。
3、目前通常使用基于uvm验证平台的验证方法对上述高性能命令调度模块进行验证，针对此类复杂调度模块的dut，影响输出的因素过多，从而使得对于dut输出预期相对困难。一般搭建cycle级的rm(reference model，参考模型)与dut进行cycle级比对。cycle级比对的具体实现是，在rm中依据dut的处理流程加入延时，从而实现与dut内部状态每
技术实现思路
1、为了解决现有针对复杂调度模块的验证方法因进行cycle级比对导致rm搭建难度大、周期长的问题，本专利技术提供了一种基于uvm验证平台的cache调度模块验证方法，本专利技术提出的验证方法在rm没有延时，不需要大量拉dut内部信号，仅监测接口信号或少量dut接口处读写完成信号就可以使rm中状态机与dut中状态机达成同步，避免了cycle级rm搭建困难的问题，同时降低了验证平台与dut之间的耦合性，使得验证平台搭建大大简化且易于维护。
2、本专利技术通过下述技术方案实现：
3、一种基于uvm验证平台的cache调度模块验证方法，所述cache调度模块验证方法包括：
4、参考模型通过agent得到与dut相同的激励命令，同时通过拉所述dut内部命令入队挂链信息得到命令线程号，依据所述命令线程号将所述激励命令挂入所述参考模型内部状态机；
5、在所述dut接收到激励时对所述参考模型内部状态机进行状态检查，若检查通过则状态产生相应跳转；
6、将跳转后相应状态的预期写入计分板，与所述dut输出接口的输出进行比对验证。
7、现有针对cache内部高性能命令调度模块(scheduler)的验证，需要搭建cycle级rm来实现与dut内部状态同步，cycle级rm搭建难度大、周期长；同时，为追求同步通常需要拉大量dut内部信号，使得平台与dut耦合性过高；且dut稍有变动rm就要相应修改，不便于维护，成本高等。而本专利技术提出的验证方法通过在dut接收到激励时对rm内部状态机进行状态检查，同时状态产生相应跳转，可以保证rm内部状态机与dut内部状态机同步，使得rm没有延时，且不需要大量拉dut内部信号，仅监测接口信号或少量dut接口处读写完成信号即可实现同步，避免了cycle级rm搭建困难的问题，同时解决了平台与dut耦合性高的问题，在上述机制下验证平台搭建大大简化且易于维护。
8、作为优选实施方式，本专利技术的在所述dut接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
9、在所述dut接收到激励时，检查所述参考模型内部状态机当前状态是否为对应该激励的状态，若是则检查通过，若不是则检查不通过。
10、作为优选实施方式，本专利技术的cache调度模块验证方法还包括：
11、若状态检查不通过，则进行报错。
12、第二方面，本专利技术提出了一种基于uvm验证平台的cache调度模块验证系统，所述cache调度模块验证系统包括：
13、参考模型模块，所参考模型模块被配置为执行以下命令：
14、通过agent模块得到与dut相同的访问命令，同时通过拉所述dut内部命令入队挂链信息得到命令线程号，依据所述命令线程号将所述激励命令挂入内部状态机；在所述dut接收到激励时对所述内部状态机进行状态检查，如检查通过则状态发生相应跳转，并将跳转后相应状态的预期写入计分板模块中，与所述dut输出接口的输出进行比对验证。
15、作为优选实施方式，本专利技术的在所述dut接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
16、在所述dut接收到激励时，检查所述参考模型内部状态机当前状态是否为对应该激励的状态，若是则检查通过，若不是则检查不通过。
17、作为优选实施方式，本专利技术的参考模型模块还被配置为执行以下命令：
18、若状态检查不通过，则进行报错。
19、作为优选实施方式，本专利技术的cache调度模块验证系统还包括：
20、sqr模块，所述sqr模块用于产生所述dut验证所需的激励信息。
21、作为优选实施方式，本专利技术的cache调度模块验证系统还包括：
22、驱动端agent模块和输出端agent模块；
23、其中，所述驱动端agent模块用于将所述sqr模块产生的激励信息转换为所述dut输入接口的激励命令，同时将所述激励命令传递给所述参考模型模块；
24、所述输出端agent模块用于将所述dut输出接口输出的命令转换后写入至所述计分板模块进行比对验证。
25、第三方面，本专利技术提出了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现本专利技术所述方法的步骤。
26、第四方面，本专利技术提出了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现本专利技术所述方法的步骤。
27、本专利技术与现有技术相比，具有如下的优点和有益效果：
28、1、本专利技术提出了一种能够对复杂调度模块进行输出预期并检查，同时能够解决因进行cycle级比对造成的rm搭建难度大、周期长，验证平台与dut耦合性高等问题的验证方案，简化了验证平台的搭建，易于维护。
29、2、本专利技术提出的验证技术不仅能够对dut执行结果进行验证，还能够对中间状态以及线程进行检查并报错，提高了验证的可靠性。
本文档来自技高网...【技术保护点】
1.一种基于UVM验证平台的Cache调度模块验证方法，其特征在于，所述Cache调度模块验证方法包括：
2.根据权利要求1所述的一种基于UVM验证平台的Cache调度模块验证方法，其特征在于，在所述DUT接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
3.根据权利要求2所述的一种基于UVM验证平台的Cache调度模块验证方法，其特征在于，所述Cache调度模块验证方法还包括：
4.一种基于UVM验证平台的Cache调度模块验证系统，其特征在于，所述Cache调度模块验证系统包括：
5.根据权利要求4所述的一种基于UVM验证平台的Cache调度模块验证系统法，其特征在于，在所述DUT接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
6.根据权利要求5所述的一种基于UVM验证平台的Cache调度模块验证系统，其特征在于，所述参考模型模块还被配置为执行以下命令：
7.根据权利要求4-6任一项所述的一种基于UVM验证平台的Cache调度模块验证系统，其特征在于，所述Cache调度模块验证系统还
8.根据权利要求7所述的一种基于UVM验证平台的Cache调度模块验证系统，其特征在于，所述Cache调度模块验证系统还包括：
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-3中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-3中任一项所述方法的步骤。
...【技术特征摘要】
1.一种基于uvm验证平台的cache调度模块验证方法，其特征在于，所述cache调度模块验证方法包括：
2.根据权利要求1所述的一种基于uvm验证平台的cache调度模块验证方法，其特征在于，在所述dut接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
3.根据权利要求2所述的一种基于uvm验证平台的cache调度模块验证方法，其特征在于，所述cache调度模块验证方法还包括：
4.一种基于uvm验证平台的cache调度模块验证系统，其特征在于，所述cache调度模块验证系统包括：
5.根据权利要求4所述的一种基于uvm验证平台的cache调度模块验证系统法，其特征在于，在所述dut接收到激励时对所述参考模型内部状态机进行状态检查，具体为：
6.根...
【专利技术属性】
技术研发人员：马骥，吴小林，杨成勇，王万财，
申请(专利权)人：成都北中网芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。