【技术实现步骤摘要】
本专利技术涉及集成电路，尤其涉及一种可配置数字计算电路及逻辑门。
技术介绍
1、近年来，存内计算技术快速发展，其中数字存内计算技术因其精度高、可靠性好而广受关注。在数字存内计算中，需要通过乘法单元将输入信号与存储的权重相乘，而传统的数字存内计算乘法单元通常只有单一的计算逻辑，难以适用于不同的应用场景。
技术实现思路
1、本专利技术的目的在于提供一种可配置数字计算电路及逻辑门，能够根据需求灵活配置成不同的计算逻辑，进而大大增加计算电路的通用性。
2、为解决上述技术问题，本专利技术采用如下技术方案：
3、本专利技术实施例的一方面提供了一种可配置数字计算电路，所述可配置数字计算电路包括：第一高电平电路和上拉开关，所述上拉开关的输入端连接电源，所述上拉开关的输出端连接所述第一高电平电路的输入端，所述上拉开关的控制端用于接收配置信号；第二高电平电路，所述第二高电平电路的输入端连接电源；第一低电平电路，所述第一低电平电路的输入端接地；第二低电平电路和下拉开关，所述下拉开关的输入端和所述第二低电平电路的第一输入端均接地，所述第二低电平电路的第二输入端连接所述下拉开关的输出端，所述下拉开关的控制端用于接收配置信号；所述第一高电平电路的第二控制端和所述第一低电平电路的第一控制端均接收第一输入信号，所述第一高电平电路的第一控制端和所述第二低电平的第二控制端用于接收第二输入信号，所述第二高电平电路的第二控制端和所述第二低电平电路的第一控制端均接收反相后的第一输入信号，所述第二高电
4、在一些实施例中，所述上拉开关采用上拉pmos管，所述上拉pmos管的源极连接电源，所述上拉pmos管的漏极连接所述第一高电平电路的输入端，所述上拉pmos管的栅极用于接收配置信号，所述下拉开关采用下拉nmos管，所述下拉nmos管的源极接地，所述下拉nmos管的漏极连接所述第二低电平电路的第二输入端，所述下拉nmos管的栅极用于接收配置信号。
5、在一些实施例中，所述第一高电平电路包括第一pmos管和第二pmos管，所述第一pmos管的源极连接所述上拉开关的输出端，所述第一pmos管的漏极连接所述第二pmos管的源极，所述第一pmos管的栅极用于接收所述第二输入信号，所述第二pmos管的栅极用于接收所述第一输入信号。
6、在一些实施例中，所述第二高电平电路包括第三pmos管和第四pmos管，所述第三pmos管的源极连接电源，所述第三pmos管的漏极连接所述第四pmos管的源极，所述第三pmos管的栅极用于接收反相后的第二输入信号，所述第四pmos管的栅极用于接收反相后的第一输入信号。
7、在一些实施例中，所述第一低电平电路包括第一nmos管和第二nmos管，所述第二nmos管的源极接地，所述第二nmos管的漏极连接所述第一nmos管的源极，所述第一nmos管的栅极用于接收第一输入信号，所述第二nmos管的栅极用于接收反相后的第二输入信号。
8、在一些实施例中，所述第二低电平电路包括第三nmos管和第四nmos管，所述第四nmos管的源极接地，所述第四nmos管的漏极连接所述第三nmos管的源极和所述下拉开关的输出端，所述第三nmos管的栅极用于接收反相后的第一输入信号，所述第四nmos管的栅极用于接收第二输入信号；所述第三nmos管的漏极连接所述第一nmos管的漏极、所述第二pmos管的漏极和所述第四pmos管的漏极，以用于输出运算结果电信号。
9、在一些实施例中，所述可配置数字计算电路还包括第一反相器和第二反相器，所述第一反相器的输入端用于接收所述第一输入信号，所述第一反相器的输出端用于输出反相后的第一输入信号，所述第二反相器的输入端用于接收第二输入信号，所述第二反相器的输出端用于输出反相后的第二输入信号。
10、在一些实施例中，当所述配置信号为高电平时，则所述可配置数字计算电路被配置为与门；当所述配置信号为低电平时，则所述可配置数字计算电路被配置为同或门。
11、本专利技术实施例的一方面提供了一种可配置逻辑门，所述可配置逻辑门包括如上所述的可配置数字计算电路。
12、根据本专利技术实施例的一种可配置数字计算电路及逻辑门，至少具有如下有益效果：传统的数字存内计算乘法单元只具有单一的计算逻辑，难以适用于不同的应用场景。而本申请增加了逻辑配置信号，可通过配置信号将计算电路配置成不同的计算逻辑，以满足不同应用的需求，进而大大增加计算电路的通用性。
13、应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
本文档来自技高网...【技术保护点】
1.一种可配置数字计算电路，其特征在于，所述可配置数字计算电路包括：
2.根据权利要求1所述的可配置数字计算电路，其特征在于，所述上拉开关采用上拉PMOS管，所述上拉PMOS管的源极连接电源，所述上拉PMOS管的漏极连接所述第一高电平电路的输入端，所述上拉PMOS管的栅极用于接收配置信号；
3.根据权利要求1所述的可配置数字计算电路，其特征在于，所述第一高电平电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接所述上拉开关的输出端，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第一PMOS管的栅极用于接收所述第二输入信号，所述第二PMOS管的栅极用于接收所述第一输入信号。
4.根据权利要求3所述的可配置数字计算电路，其特征在于，所述第二高电平电路包括第三PMOS管和第四PMOS管，所述第三PMOS管的源极连接电源，所述第三PMOS管的漏极连接所述第四PMOS管的源极，所述第三PMOS管的栅极用于接收反相后的第二输入信号，所述第四PMOS管的栅极用于接收反相后的第一输入信号。
5.根据权利要求4所述的可配置
6.根据权利要求5所述的可配置数字计算电路，其特征在于，所述第二低电平电路包括第三NMOS管和第四NMOS管，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接所述第三NMOS管的源极和所述下拉开关的输出端，所述第三NMOS管的栅极用于接收反相后的第一输入信号，所述第四NMOS管的栅极用于接收第二输入信号；
7.根据权利要求1所述的可配置数字计算电路，其特征在于，所述可配置数字计算电路还包括第一反相器和第二反相器，所述第一反相器的输入端用于接收所述第一输入信号，所述第一反相器的输出端用于输出反相后的第一输入信号，所述第二反相器的输入端用于接收第二输入信号，所述第二反相器的输出端用于输出反相后的第二输入信号。
8.根据权利要求1所述的可配置数字计算电路，其特征在于，当所述配置信号为高电平时，则所述可配置数字计算电路被配置为与门；
9.一种可配置逻辑门，其特征在于，所述可配置逻辑门包括如权利要求1至8任一项所述的可配置数字计算电路。
...【技术特征摘要】
1.一种可配置数字计算电路，其特征在于，所述可配置数字计算电路包括：
2.根据权利要求1所述的可配置数字计算电路，其特征在于，所述上拉开关采用上拉pmos管，所述上拉pmos管的源极连接电源，所述上拉pmos管的漏极连接所述第一高电平电路的输入端，所述上拉pmos管的栅极用于接收配置信号；
3.根据权利要求1所述的可配置数字计算电路，其特征在于，所述第一高电平电路包括第一pmos管和第二pmos管，所述第一pmos管的源极连接所述上拉开关的输出端，所述第一pmos管的漏极连接所述第二pmos管的源极，所述第一pmos管的栅极用于接收所述第二输入信号，所述第二pmos管的栅极用于接收所述第一输入信号。
4.根据权利要求3所述的可配置数字计算电路，其特征在于，所述第二高电平电路包括第三pmos管和第四pmos管，所述第三pmos管的源极连接电源，所述第三pmos管的漏极连接所述第四pmos管的源极，所述第三pmos管的栅极用于接收反相后的第二输入信号，所述第四pmos管的栅极用于接收反相后的第一输入信号。
5.根据权利要求4所述的可配置数字计算电路，其特征在于，所述第一低电平电路包括第一nmos管和第二nmos管，所述...
【专利技术属性】
技术研发人员：游恒，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。