System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种绝缘栅双极晶体管、其制作方法及电子器件技术_技高网

一种绝缘栅双极晶体管、其制作方法及电子器件技术

技术编号:40674970 阅读:2 留言:0更新日期:2024-03-18 19:12
本发明专利技术公开了一种本发明专利技术实施例提供的一种绝缘栅双极晶体管、其制作方法及电子器件,衬底的制作材料包括P+型碳化硅,衬底之上设置有缓冲层,缓冲层的制作材料包括P型碳化硅,缓冲层之上设置有碳化硅层;碳化硅层中设置有栅极沟槽,栅极沟槽两侧分别设置有保护沟槽,每个保护沟槽与衬底之间均设置有第一P+掺杂层,且保护沟槽的底部与对应第一P+掺杂层接触。如此,保护沟槽和第一P+掺杂层能够降低栅极沟槽附近的电场强度,使得绝缘栅双极晶体管不容易因击穿而失效,提高了绝缘栅双极晶体管的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体,尤指一种绝缘栅双极晶体管、其制作方法及电子器件


技术介绍

1、碳化硅绝缘栅双极晶体管具有高的反向耐压能力、高工作结温、以及优良的开关特性,在高压功率电力电子技术,如高压输电、无变压器智能变电站、智能电网转换等方面有很大潜力。

2、但由于碳化硅绝缘栅双极晶体管工作场景功率较高,反向耐压、短路、雪崩等场景导致栅极与沟道区之间的栅极绝缘层容易被击穿,进而导致碳化硅绝缘栅双极晶体管的可靠性降低。

3、那么,如何提高碳化硅绝缘栅双极晶体管的可靠性,成为本领域亟待解决的技术问题。


技术实现思路

1、本专利技术实施例提供一种绝缘栅双极晶体管、其制作方法及电子器件,用以提高碳化硅绝缘栅双极晶体管的可靠性。

2、第一方面,本专利技术实施例提供了一种绝缘栅双极晶体管,包括:衬底、以及依次层叠设于所述衬底之上的缓冲层和碳化硅层,所述衬底的制作材料包括p+型碳化硅,所述缓冲层的制作材料包括p型碳化硅,所述碳化硅层的制作材料包括n型碳化硅;

3、所述碳化硅层中设置有栅极沟槽,所述栅极沟槽具有侧壁,所述侧壁包括沟道区,所述侧壁相对于所述衬底表面具有倾斜角,所述倾斜角使得所述栅极沟槽呈现朝向所述衬底的一侧较窄而远离所述衬底的一侧较宽的形状;

4、所述栅极沟槽两侧分别设置有保护沟槽,每个所述保护沟槽与所述衬底之间均设置有第一p+掺杂层,且所述保护沟槽的底部与对应所述第一p+掺杂层接触。

5、第二方面,本专利技术实施例提供了一种如上述第一方面介绍的绝缘栅双极晶体管的制作方法,包括:

6、在衬底之上形成缓冲层,所述衬底的制作材料包括p+型碳化硅,所述缓冲层的制作材料包括p型碳化硅;

7、在所述缓冲层之上形成包括第一p+掺杂层的碳化硅层,所述碳化硅层的制作材料包括n型碳化硅;

8、在所述碳化硅层表面形成栅极沟槽、以及位于所述栅极沟槽两侧的保护沟槽;所述栅极沟槽具有侧壁,所述侧壁包括沟道区,所述侧壁相对于所述衬底表面具有倾斜角,所述倾斜角使得所述栅极沟槽呈现朝向所述衬底的一侧较窄而远离所述衬底的一侧较宽的形状;所述第一p+掺杂层位于每个所述保护沟槽与所述衬底之间,且所述保护沟槽的底部与对应所述第一p+掺杂层接触。

9、第三方面,本专利技术实施例提供了一种电子器件,包括:如上述第一方面介绍的绝缘栅双极晶体管。

10、本专利技术有益效果如下:

11、本专利技术实施例提供的一种绝缘栅双极晶体管、其制作方法及电子器件,衬底的制作材料包括p+型碳化硅,衬底之上设置有缓冲层,缓冲层的制作材料包括p型碳化硅,缓冲层之上设置有碳化硅层;碳化硅层中设置有栅极沟槽,栅极沟槽两侧分别设置有保护沟槽,每个保护沟槽与衬底之间均设置有第一p+掺杂层,且保护沟槽的底部与对应第一p+掺杂层接触。如此,保护沟槽和第一p+掺杂层能够降低栅极沟槽附近的电场强度,使得绝缘栅双极晶体管不容易因击穿而失效,提高了绝缘栅双极晶体管的可靠性。

本文档来自技高网...

【技术保护点】

1.一种绝缘栅双极晶体管,其特征在于,包括:衬底、以及依次层叠设于所述衬底之上的缓冲层和碳化硅层,所述衬底的制作材料包括P+型碳化硅,所述缓冲层的制作材料包括P型碳化硅,所述碳化硅层的制作材料包括N型碳化硅;

2.如权利要求1所述的绝缘栅双极晶体管,其特征在于,所述碳化硅层中还设置有:沿着从所述衬底指向所述缓冲层的方向,依次层叠设于所述第一P+掺杂层之上的N掺杂层和第二P+掺杂层;

3.如权利要求2所述的绝缘栅双极晶体管,其特征在于,所述保护沟槽内设置有栅极绝缘层和导电材料,所述导电材料与所述N掺杂层、所述导电材料与所述第一P+掺杂层、以及所述导电材料与所述第二P+掺杂层均通过所述栅极绝缘层隔绝。

4.如权利要求2所述的绝缘栅双极晶体管,其特征在于,所述N掺杂层和所述第二P+掺杂层在所述衬底上的正投影均位于所述第一P+掺杂层在所述衬底上的正投影内。

5.如权利要求1所述的绝缘栅双极晶体管,其特征在于,所述保护沟槽内设置有栅极绝缘层和导电材料,所述栅极绝缘层中设置有通孔,所述导电材料与所述第一P+掺杂层通过所述通孔连接。

6.如权利要求1-5任一项所述的绝缘栅双极晶体管,其特征在于,相邻两个所述保护沟槽对应的所述第一P+掺杂层之间存在间隙。

7.如权利要求1-6任一项所述的绝缘栅双极晶体管,其特征在于,所述栅极沟槽与所述衬底之间设置有第三P+掺杂层,且所述栅极沟槽的底部与所述第三P+掺杂层接触。

8.如权利要求1-7任一项所述的绝缘栅双极晶体管,其特征在于,所述侧壁包括:彼此相对的第一侧壁和第二侧壁,所述第一侧壁和所述第二侧壁在六方晶系的情况下均属于{03_3_8}晶面族或{01_14_}晶面族,所述第一侧壁相对于所述衬底表面的倾斜角与所述第二侧壁相对于所述衬底表面的倾斜角不同。

9.如权利要求1-7任一项所述的绝缘栅双极晶体管,其特征在于,所述侧壁包括:彼此相对的第一侧壁和第二侧壁,所述第一侧壁或所述第二侧壁在六方晶系的情况下属于{11_20}晶面族。

10.一种如权利要求1-9任一项所述的绝缘栅双极晶体管的制作方法,其特征在于,包括:

11.如权利要求10所述的制作方法,其特征在于,在所述缓冲层之上形成包括第一P+掺杂层的碳化硅层,包括:在所述缓冲层之上形成第一碳化硅层;采用离子注入法,在所述第一碳化硅层表面形成所述第一P+掺杂层;在形成有所述第一P+掺杂层的所述第一碳化硅层之上形成第二碳化硅层;所述第一碳化硅层和所述第二碳化硅层构成所述碳化硅层;

12.如权利要求11所述的制作方法,其特征在于,在形成有所述第一P+掺杂层的所述第一碳化硅层之上形成第二碳化硅层,包括:在形成有所述第一P+掺杂层的所述第一碳化硅层之上形成第一层;采用离子注入法,在所述第一层中形成N掺杂层,所述N掺杂层位于所述第一P+掺杂层之上;在形成有所述N掺杂层的所述第一层之上形成第二层,所述第一层和所述第二层构成所述第二碳化硅层;采用离子注入法,在所述第二层中形成第二P+掺杂层,所述第二P+掺杂层位于所述N掺杂层之上;

13.如权利要求10所述的制作方法,其特征在于,还包括:

14.如权利要求10-13任一项所述的制作方法,其特征在于,还包括:

15.一种电子器件,其特征在于,包括:如权利要求1-9任一项所述的绝缘栅双极晶体管。

...

【技术特征摘要】

1.一种绝缘栅双极晶体管,其特征在于,包括:衬底、以及依次层叠设于所述衬底之上的缓冲层和碳化硅层,所述衬底的制作材料包括p+型碳化硅,所述缓冲层的制作材料包括p型碳化硅,所述碳化硅层的制作材料包括n型碳化硅;

2.如权利要求1所述的绝缘栅双极晶体管,其特征在于,所述碳化硅层中还设置有:沿着从所述衬底指向所述缓冲层的方向,依次层叠设于所述第一p+掺杂层之上的n掺杂层和第二p+掺杂层;

3.如权利要求2所述的绝缘栅双极晶体管,其特征在于,所述保护沟槽内设置有栅极绝缘层和导电材料,所述导电材料与所述n掺杂层、所述导电材料与所述第一p+掺杂层、以及所述导电材料与所述第二p+掺杂层均通过所述栅极绝缘层隔绝。

4.如权利要求2所述的绝缘栅双极晶体管,其特征在于,所述n掺杂层和所述第二p+掺杂层在所述衬底上的正投影均位于所述第一p+掺杂层在所述衬底上的正投影内。

5.如权利要求1所述的绝缘栅双极晶体管,其特征在于,所述保护沟槽内设置有栅极绝缘层和导电材料,所述栅极绝缘层中设置有通孔,所述导电材料与所述第一p+掺杂层通过所述通孔连接。

6.如权利要求1-5任一项所述的绝缘栅双极晶体管,其特征在于,相邻两个所述保护沟槽对应的所述第一p+掺杂层之间存在间隙。

7.如权利要求1-6任一项所述的绝缘栅双极晶体管,其特征在于,所述栅极沟槽与所述衬底之间设置有第三p+掺杂层,且所述栅极沟槽的底部与所述第三p+掺杂层接触。

8.如权利要求1-7任一项所述的绝缘栅双极晶体管,其特征在于,所述侧壁包括:彼此相对的第一侧壁和第二侧壁,所述第一侧壁和所述第二侧壁在六方晶系的情况下均属于{0...

【专利技术属性】
技术研发人员:支海朝万玉喜曾威胡浩林
申请(专利权)人:深圳平湖实验室
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1