【技术实现步骤摘要】
本专利技术涉及pcb协同仿真领域，具体涉及一种pcb叠层结构中插入式结构的叠层化处理方法。
技术介绍
1、在实际仿真过程中，模型的前处理的合理与否直接影响了网格的生成。尤其在叠层结构的限制下，网格只能按照叠层来进行剖分。在需要以实际插入式模型为基础的插入式结构和pcb(printed circuit board，印刷电路板)的协同仿真里，通常会面临两个问题：
2、1、插入式结构无法匹配到pcb上的正确的、合理的插入深度。当插入式结构无法正确匹配到pcb上的插入深度时，可能会导致一系列问题，影响协同仿真的准确性和可靠性，例如：(1)插入深度的不匹配可能导致插入式结构与pcb之间的物理交互模型不符，进而影响有限元仿真的准确性。仿真结果可能无法反映真实的物理行为，从而降低了仿真的可靠性。(2)插入深度的不正确匹配可能导致在仿真过程中无法准确捕捉到结构内部的应力分布。这对于对结构的强度和稳定性进行准确评估非常重要。(3)插入深度不匹配可能导致插入式结构在pcb上的固定不稳定，可能发生振动、滑动或其他机械失稳现象，影响结构的可靠性。(4)在电子设备的pcb上，插入深度的不准确匹配可能导致插入式元件与电路板的电性能连接不良，可能引起信号干扰、电气故障等问题。(5)插入深度的不匹配可能增加了结构调整的复杂性，使得在协同仿真的过程中很难进行合理性调整。这会增加设计和仿真的迭代次数，增加了工程的时间和成本。(6)不正确的插入深度可能会影响实际制造和装配过程，导致插入元件无法正确安装在pcb上，从而影响整个产品的制造质量。
4、因此，这两个问题直接影响到插入式结构的在gui上的合理性调整的难度大小和网格生成的正确性/合理性。
技术实现思路
1、为解决上述问题，本专利技术提供一种pcb叠层结构中插入式结构的叠层化处理方法，将插入式结构与叠层结构一起参与仿真，提高多结构仿真的成功率，使得仿真数据趋近于实际模型的物理性能。本专利技术支持在2.5d的仿真中加入3d插入器件进行仿真，并且支持自动搜寻插入深度，加快仿真的设置和仿真性能。本专利技术通过对3d结构层化和对3d结构在pcb叠层结构的调整、适配，从而提高仿真的准确性和成功率。
2、本专利技术提供了一种pcb叠层结构中插入式结构的叠层化处理方法，包括：
3、步骤s1，对插入式结构进行初步层化：如果插入式结构在高度方向上存在尺寸变化，则插入式结构在存在尺寸变化的位置被初步分为数层；
4、步骤s2，确定插入式结构的插入深度，所述插入深度为插入式结构被插入到pcb中的深度；
5、步骤s3，对插入式结构中与pcb中金属层相对应的位置进行净化处理；
6、步骤s4，pcb向插入式结构的层映射：将pcb层的高度参数映射到经过净化处理的插入式结构中；
7、步骤s5，对经过层映射后的插入式结构的层进行调整；
8、步骤s6，插入式结构向pcb的层映射：将经过调整的插入式结构的层映射到pcb中；
9、步骤s7，获取最终结果，所述最终结果为步骤s5中的插入式结构和步骤s6中的pcb。
10、在一个实施例中，所述步骤s2中，确定插入式结构的插入深度的具体算法包括：
11、从下往上遍历插入式结构的每一层；
12、将每一层的插入式结构都与对应的空心区域进行匹配，所述空心区域为pcb上用于容纳插入式结构的区域；
13、插入式结构上的管脚包括n个点，依次判断每一个点是否在空心区域内，所述判断每一个点是否在空心区域内包括：判断每一个点是否在管脚上n个点的外接矩形内，若是，则进一步用射线法判断该点是否位于空心区域内；
14、如果管脚内任意一个点都位于空心区域内，则继续插入。
15、在一个实施例中，所述步骤s1中，确定插入式结构的插入深度的具体算法包括：
16、从下往上遍历插入式结构的每一层；
17、将每一层的插入式结构都与对应的空心区域进行匹配，所述空心区域为pcb上用于容纳插入式结构的区域；
18、插入式结构上的管脚包括n个点，依次判断每一个点是否在空心区域内，所述判断每一个点是否在空心区域内包括：判断每一个点是否在管脚上n个点的外接矩形内，若是，则进一步用射线法判断该点是否位于空心区域内；
19、如果管脚内有至少一个点位于空心区域外，则停止继续插入并设定当前深度为可插入深度。
20、在一个实施例中，所述步骤s3中的净化处理包括丢弃处理，所述丢弃处理为：如果在插入式结构中有层完全位于pcb的金属层中，则丢弃该层，并将该层的高度加到相邻层中。
21、在一个实施例中，所述步骤s3中的净化处理包括调整处理，所述调整处理为：如果在插入式结构中有层的高度位于pcb的金属层中，则调整该层的高度至最近的pcb的金属层的高度。
22、在一个实施例中，所述步骤s5中对经过映射后的插入式结构的层进行调整包括丢弃过小的层，所述丢弃过小的层是指丢弃厚度小于pcb中金属层的一半的层，并将该层的高度加入相邻层中。
23、在一个实施例中，所述将该层的高度加入相邻层中包括：如果下层不是pcb中的关键层，则将该层的高度加入下层。
24、在一个实施例中，所述将该层的高度加入相邻层中包括：如果下层是pcb中的关键层，则调整上层高度位置，并且将该层的高度加入上层。
25、在一个实施例中，所述步骤s6中，插入式结构向pcb的层映射仅对pcb中的非金属层进行分层。
26、在一个实施例中，所述pcb叠层结构中插入式结构的叠层本文档来自技高网...
【技术保护点】
1.一种PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，包括：
2.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S2中，确定插入式结构的插入深度的具体算法包括：
3.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S1中，确定插入式结构的插入深度的具体算法包括：
4.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S3中的净化处理包括丢弃处理，所述丢弃处理为：如果在插入式结构中有层完全位于PCB的金属层中，则丢弃该层，并将该层的高度加到相邻层中。
5.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S3中的净化处理包括调整处理，所述调整处理为：如果在插入式结构中有层的高度位于PCB的金属层中，则调整该层的高度至最近的PCB的金属层的高度。
6.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S5中对经过映射后的插入式结构的层进行调整
7.根据权利要求6所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述将该层的高度加入相邻层中包括：如果下层不是PCB中的关键层，则将该层的高度加入下层。
8.根据权利要求6所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述将该层的高度加入相邻层中包括：如果下层是PCB中的关键层，则调整上层高度位置，并且将该层的高度加入上层。
9.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤S6中，插入式结构向PCB的层映射仅对PCB中的非金属层进行分层。
10.根据权利要求1所述的PCB叠层结构中插入式结构的叠层化处理方法，其特征在于，所述PCB叠层结构中插入式结构的叠层化处理方法中，插入式结构的层的调整、丢弃为在高度方向上的处理，径向尺寸沿用保留下的那一层的尺寸。
...【技术特征摘要】
1.一种pcb叠层结构中插入式结构的叠层化处理方法，其特征在于，包括：
2.根据权利要求1所述的pcb叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤s2中，确定插入式结构的插入深度的具体算法包括：
3.根据权利要求1所述的pcb叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤s1中，确定插入式结构的插入深度的具体算法包括：
4.根据权利要求1所述的pcb叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤s3中的净化处理包括丢弃处理，所述丢弃处理为：如果在插入式结构中有层完全位于pcb的金属层中，则丢弃该层，并将该层的高度加到相邻层中。
5.根据权利要求1所述的pcb叠层结构中插入式结构的叠层化处理方法，其特征在于，所述步骤s3中的净化处理包括调整处理，所述调整处理为：如果在插入式结构中有层的高度位于pcb的金属层中，则调整该层的高度至最近的pcb的金属层的高度。
6.根据权利要求1所述的pcb叠层结构中插入式结构的叠层化处理方法，其特征在...
【专利技术属性】
技术研发人员：吴培伟，陈瑛珞，郭茹，徐刚，吴寅芝，
申请(专利权)人：芯瑞微上海电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。