【技术实现步骤摘要】
本专利技术涉及pcb协同仿真领域，具体涉及一种pcb插入式结构的定位匹配方法。
技术介绍
1、插入式结构和pcb(printed circuit board，印刷电路板)的协同仿真用于研究和分析插入式结构(如电子元器件、传感器等)与pcb之间的相互作用和性能。设计师通常会使用专业的仿真软件来建立插入式结构和pcb的模型，并模拟它们之间的电气、机械、热学等物理特性。通过仿真，设计师可以预测和解决插入式结构在pcb中的布局、连接方式、信号完整性等方面可能遇到的问题，从而减少试制和测试的次数，提高设计效率和产品质量。
2、在实际仿真过程中，模型的前处理的合理与否直接影响了网格的生成，尤其在叠层结构的限制下，网格只能按照叠层来进行剖分。然而，在需要以实际插入式模型为基础的插入式结构和pcb的协同仿真里，通常会遇到插入式结构无法匹配到pcb上的正确且合理的位置(例如在平面上的x和y坐标)等问题。不合理的前处理会增加插入式结构在图形用户界面(gui)上的合理性调整难度，因为调整可能需要手动干预，消耗时间和资源。此外，不合理的前处理也可能导致网格生成的不正确或不合理，进一步影响仿真的精度和可行性。
3、因此，在实际的仿真过程中，需要确保前处理的合理性，这包括确保插入式结构与pcb之间的准确匹配，以获得更准确和合理的仿真结果。
技术实现思路
1、本专利技术的目的在于，提出一种pcb插入式结构的定位匹配方法，支持在2.5d的仿真中加入3d插入器件进行仿真，并且支持自动搜寻插入
2、为了实现上述目的，本专利技术提出一种pcb插入式结构的定位匹配方法，包括如下步骤：
3、将插入式结构叠层化：如果插入式结构在深度方向上存在尺寸变化，则插入式结构在存在尺寸变化的位置进行分层；
4、确定插入式结构的限制条件：根据pcb的叠层，在每一层上以2d的方式计算限制条件；
5、确定pcb上可用区域，所述可用区域包括挖空区域和通孔区域的组合；
6、寻找插入式结构的匹配位置：根据pcb的叠层，在每一层上使用匹配算法，在pcb上确定的可用区域中寻找适合插入式结构插入的匹配位置；
7、展示结果供用户选择：如果找到匹配位置，则展示所有的匹配位置供用户选择；如果没有找到匹配位置，则展示所有的可用区域供用户选择。
8、在一个实施例中，所述将插入式结构叠层化中，插入式结构在深度方向上的尺寸变化率与叠层的数量相关。
9、在一个实施例中，所述将插入式结构叠层化中，如果插入式结构在深度方向上存在尺寸变化，则当插入式结构在深度方向上的尺寸变化量达到预设阈值时进行分层。
10、在一个实施例中，所述限制条件包括：
11、每一单独插入式结构在该层的造型和尺寸；
12、多个插入式结构之间位置关系；
13、插入式结构与周边器件之间的位置限制条件；
14、其中，所述插入式结构与周边器件之间的位置限制条件包括：插入式结构与周边器件的间隔距离。
15、在一个实施例中，所述挖空区域包括void区和diel区，所述void区为覆铜区域的中间挖空部分，所述diel区为覆铜区域周边未覆铜部分；
16、所述挖空区域包括void区和diel区的组合。
17、在一个实施例中，对于pcb的各层上的挖空区域，进行布尔运算，得到在pcb上每一层都存在的挖空区域。
18、在一个实施例中，所述布尔运算是对pcb的各层上的挖空区域求交集的操作。
19、在一个实施例中，所述匹配算法包括如下步骤：
20、步骤1，取插入式结构底层的模型数量，得到底层的n个管脚；
21、步骤2，获取得到的n个管脚的外接矩形，命名为第一外接矩形；
22、步骤3，搜索pcb中所有通孔，以全匹配的形式组合任意n个通孔；
23、步骤4，获取n个通孔的外接矩形，命名为第二外接矩形；
24、步骤5，比对第一外接矩形和第二外接矩形的面积，如果面积相差不超过十分之一，则认为面积上具有相似性；
25、步骤6，分别获取n个管脚和n个通孔的最小外接矩形，并分别求得最小外接矩形的大小以及方向；
26、步骤7，比对步骤6中求得的两个最小外接矩形面积，如果两个最小外接矩形面积相差不超过十分之一，则认为形状上具有相似性；
27、步骤8，比对n个管脚间的距离和n个通孔间的相对位置关系，如果相对位置关系准确，则找到正确的插入位置。
28、在一个实施例中，所述展示结果供用户选择中，如果找到的匹配位置只有一个，则直接提示该匹配位置。
29、在一个实施例中，匹配位置全部位于void区；或者
30、匹配位置全部位于diel区；或者
31、匹配位置的一部分位于void区，另一部分位于diel区。
32、本专利技术的pcb插入式结构的定位匹配方法的有益效果在于：本专利技术支持在2.5d的仿真中加入3d插入器件进行仿真，并且提供了两种方法支持自动定位pcb上可用的插入位置，减少由用户手动调整插入位置所带来的模型上的误差，加快仿真设置的速度和提高仿真的成功率。
本文档来自技高网...【技术保护点】
1.一种PCB插入式结构的定位匹配方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述将插入式结构叠层化中，插入式结构在深度方向上的尺寸变化率与叠层的数量相关。
3.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述将插入式结构叠层化中，如果插入式结构在深度方向上存在尺寸变化，则当插入式结构在深度方向上的尺寸变化量达到预设阈值时进行分层。
4.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述限制条件包括：
5.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述挖空区域包括Void区和Diel区，所述Void区为覆铜区域的中间挖空部分，所述Diel区为覆铜区域周边未覆铜部分；
6.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，对于PCB的各层上的挖空区域，进行布尔运算，得到在PCB上每一层都存在的挖空区域。
7.根据权利要求6所述的PCB插入式结构的定位匹配方法，其特征在于，所述布尔运
8.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述匹配算法包括如下步骤：
9.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，所述展示结果供用户选择中，如果找到的匹配位置只有一个，则直接提示该匹配位置。
10.根据权利要求1所述的PCB插入式结构的定位匹配方法，其特征在于，匹配位置全部位于Void区；或者
...【技术特征摘要】
1.一种pcb插入式结构的定位匹配方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的pcb插入式结构的定位匹配方法，其特征在于，所述将插入式结构叠层化中，插入式结构在深度方向上的尺寸变化率与叠层的数量相关。
3.根据权利要求1所述的pcb插入式结构的定位匹配方法，其特征在于，所述将插入式结构叠层化中，如果插入式结构在深度方向上存在尺寸变化，则当插入式结构在深度方向上的尺寸变化量达到预设阈值时进行分层。
4.根据权利要求1所述的pcb插入式结构的定位匹配方法，其特征在于，所述限制条件包括：
5.根据权利要求1所述的pcb插入式结构的定位匹配方法，其特征在于，所述挖空区域包括void区和diel区，所述void区为覆铜区域的中间挖空部分，所述diel...
【专利技术属性】
技术研发人员：吴培伟，郭茹，徐刚，吴寅芝，陈瑛珞，李奥，
申请(专利权)人：芯瑞微上海电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。