【技术实现步骤摘要】
本专利技术涉及信号处理和原型验证，尤其是一种基于fpga单端传输链路的自动校准方法。
技术介绍
1、随着芯片规模越来越大，总线的带宽越来越高，对于原型验证系统的fpga片间通讯要求也日益提高。降低片间传输的通讯延迟，有助于提高原型验证平台的系统主频，提高原型验证平台的验证效率。原型验证系统的fpga片间传输都是借助电缆进行通讯，保证验证系统的灵活性。
2、现有fpga片间并行传输方案采用xilinx的ip解决方案，灵活性不足，满足不了日益提高原型验证的性能需求。
技术实现思路
1、本专利技术所要解决的技术问题在于，提供一种基于fpga单端传输链路的自动校准方法，通过多片fpga原型验证或者对高实时性的信号处理系统时实现高速稳定数据传输功能，满足了多片fpga间数据传输的稳定性和低延迟性的要求。
2、为解决上述技术问题，本专利技术提供一种基于fpga单端传输链路的自动校准方法，包括：
3、步骤1：发送端生成校准数据，测试数据分同步字和prbs7随机数两部分；
4、步骤2：接收端通过接收发送端的校准数据，进行位序列校准；
5、步骤3：通过设置idelay和odelay器件的延迟步进，遍历每条数据线延迟后的校验结果；
6、步骤4：对遍历的测试结果进行统计计算，找到每根数据线对于时钟采样的中心位置；
7、步骤5：最后对校准后的数据总线进行校验测试。
8、进一步的，所述步骤1中在接口发送端生成链路
9、步骤1.1：总共发送1024包数据，每包数据包括10微秒同步字和100us的prbs7校准数据；
10、步骤1.2：每条数据线都是按字节进行数据传输，需要进行数据串行化转换，将8位数据按由高到低的顺序排队通过时钟双沿传输；
11、步骤1.3：发送端有odelay器件，用于延迟发送数据相对于发送时钟的发送相位，有512组步进的延迟，每组延迟单位为4ps。前512数据按延迟为0进行发送数据，后512包数据按照延迟为512发送数据
12、步骤1.4：发送端与接口端有慢速总线进行状态信息交互。发送端每发送一个校准数据包前，通过慢速总线向接收端发送校准的指令。
13、进一步的，所述步骤2中接收端通过接收发送端的校准数据，对每条数据进行位序列校准，校准的具体步骤如下：
14、步骤2.1：接收端通过iddr器件和移位寄存器进行位序列的校准。iddr将时钟双沿传来的数据转成时钟单沿数据，
15、步骤2.2：将单沿数据送进一个8位移位寄存器进行移位校验。当检测到8位寄存器的值等于同步字时，产生一个同步脉冲，用于对周期为4的循环计数器进行复位，往后每当计数器为4时，读出移位寄存器器的值；
16、进一步的，所述步骤3中接收端通过接收发送端的校准数据，对每个数据线的相位进行遍历测试的具体步骤如下：
17、步骤3.1：配置发送端odelay器件和接收端idelay器件的延迟，用于延迟接收数据相对于接收时钟的采样相位；
18、步骤3.2：接收端接收到慢速总线传来的校准指令，对校准电路进行复位，同时idelay器件按1步进延迟。随后开始对接收电路进行校验，判断位序列校准后的数据是否与发送的数据一致，将结果填入一个寄存器组进行保存；
19、步骤3.3：移位寄存器读出来为位序列校准后的结果，当校准后的数据等于发送端的校准数据时，同步字和prbs7都校验通过，往校验结果寄存器里填1，否则填0。
20、进一步的，所述步骤4中对遍历的测试结果进行统计计算，找到每根数据线对于时钟采样的中心位置的具体步骤如下：
21、步骤4.1：当校准工作完成后，从校准结果寄存器里读出结果，通过连通域标定的方式，找到每条数据线相对于时钟采样的位置，找到数据有效相位的左沿和右沿，计算出数据有效相位的中心位置；
22、步骤4.2：如果数据相位超前时钟采样相位时，保存校准结果寄存器会读到两条连通域的结果。需要先比较哪条连通域较大，再计算数据有效相位中心。
23、进一步的，所述步骤5中对校准后的数据总线进行最后校验测试的具体步骤如下：
24、将计算出的中心相位对应延迟值回填到idelay和odelay器件中，并通过慢速总线通知发送端再发送一端prbs7伪随机编码进行一次校验，保证校准的结果有效。
25、本专利技术的有益效果为：
26、1、本专利技术采用单端传输方案，fpga的引脚是有限的，现有fpga片间传输方案是差分的，需要两根引脚，而采用单端的方式提高了物理传输带宽。
27、2、本专利技术采用新的位对齐校准技术，与传统位对齐校准技术相比，提高了校准的效率。
28、3、本专利技术在相同的接口位宽条件下，单端的传输方案可以降低25％的传输延迟，提高验证平台的系统主频。
本文档来自技高网...【技术保护点】
1.一种基于FPGA单端传输链路的自动校准方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种基于FPGA单端传输链路的自动校准方法，其特征在于，所述步骤1中在接口发送端生成链路校准的数据的具体步骤如下：
3.根据权利要求1所述的一种基于FPGA单端传输链路的自动校准方法，其特征在于，所述步骤2中接收端通过接收发送端的校准数据，对每条数据进行位序列校准，校准的具体步骤如下：
4.根据权利要求1所述的一种基于FPGA单端传输链路的自动校准方法，其特征在于，所述步骤3中接收端通过接收发送端的校准数据，对每个数据线的相位进行遍历测试的具体步骤如下：
5.根据权利要求1所述的一种基于FPGA单端传输链路的自动校准方法，其特征在于，所述步骤4中对遍历的测试结果进行统计计算，找到每根数据线对于时钟采样的中心位置的具体步骤如下：
6.根据权利要求1所述的一种基于FPGA单端传输链路的自动校准方法，其特征在于，所述步骤5中对校准后的数据总线进行最后校验测试的具体步骤如下：
【技术特征摘要】
1.一种基于fpga单端传输链路的自动校准方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种基于fpga单端传输链路的自动校准方法，其特征在于，所述步骤1中在接口发送端生成链路校准的数据的具体步骤如下：
3.根据权利要求1所述的一种基于fpga单端传输链路的自动校准方法，其特征在于，所述步骤2中接收端通过接收发送端的校准数据，对每条数据进行位序列校准，校准的具体步骤如下：
4.根据权利要求1所述的一种基于fpga单端传...
【专利技术属性】
技术研发人员：陈曦，娄杰，薛栋，吴冶，
申请(专利权)人：南京英麒智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。