【技术实现步骤摘要】
本专利技术涉及图像传输，尤其涉及同源异步时钟图像传输及跨时钟域数据缓存，具体是指一种基于fpga和ddr3的多类图像数据源兼容、高输入输出频率差自适应的数据缓存系统。
技术介绍
1、视频设备在刷新数据时往往都有自己的刷新频率，投影仪、相机和显示等都会根据自身不同的属性与参数要求来规定自身的本地刷新频率，所以欲实现不同设备间的数据传输就要对采集的图像进行缓存，再以特定的频率发送，而当应用场景的数据吞吐量较大，且采集速率与发送速率不匹配时，就需要借助大容量fifo来实现通信。
2、特别对于高速相机的应用场景，往往在拍照时的速度相对较高，但发送数据时的速度并不用很高，输出数据率较慢可以使得曝光时间更短，这样就可以实现对高速物体的拍摄，而其中的缓存器又需要依靠可以兼容输入输出速度的大容量fifo实现，常规fifo很难满足该存储速率和吞吐量的要求。
3、通过对ddr3控制器的模块化封装和调用，在不需要过于关注ddr3时序控制的前提下，利用ddr3高速率宽存储的特点，作为协调各频率域设备数据fifo的存储介质，可以实现各种规...
【技术保护点】
1.一种基于FPGA和DDR3的高速宽范围数据存储系统，其特征在于，包括外部信源接收模块，写FIFO缓存模块，DDR3控制器，缓存数据处理模块，读FIFO缓存模块，数据输出模块；
2.根据权利要求1所述外部信源接收模块，其特征在于，以I2C协议和输入设备进行通信，根据输入设备传输频率接收输入图像，通过使能信号读取每个像素信号，并使能写FIFO。
3.根据权利要求1所述的写FIFO缓存模块，其特征在于，暂存外部输入图像数据，并根据DDR3存储要求对数据进行重组，由输入数据提供写使能信号，缓存数据处理模块提供读使能信号，并预留端口供缓存数据处理模块...
【技术特征摘要】
1.一种基于fpga和ddr3的高速宽范围数据存储系统，其特征在于，包括外部信源接收模块，写fifo缓存模块，ddr3控制器，缓存数据处理模块，读fifo缓存模块，数据输出模块；
2.根据权利要求1所述外部信源接收模块，其特征在于，以i2c协议和输入设备进行通信，根据输入设备传输频率接收输入图像，通过使能信号读取每个像素信号，并使能写fifo。
3.根据权利要求1所述的写fifo缓存模块，其特征在于，暂存外部输入图像数据，并根据ddr3存储要求对数据进行重组，由输入数据提供写使能信号，缓存数据处理模块提供读使能信号，并预留端口供缓存数据处理模块确定fifo当前状态。
4.根据权利要求1所述的缓存数据处理模块，其特征在于，根据输入输出帧率对ddr3存储器中的数据实现丢帧和插帧操作，同时通过对读fifo和写fifo中当前...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。