【技术实现步骤摘要】
本专利技术涉及通讯，更具体地说，本专利技术涉及一种基于mcu-fpga架构的低延时多控制器同步控制方法。
技术介绍
1、已知分布式多控制器的运动控制系统是一种先进的控制系统架构，旨在实现复杂机械系统的精确运动控制和协调，其与传统的集中式控制系统不同，分布式多控制器系统将控制任务分散到多个控制器中，每个控制器负责管理系统的一个子部分或一个特定的运动任务；这种系统设计旨在提高系统的可扩展性、鲁棒性和响应性；在分布式多控制器的运动控制系统中，各个控制器之间通过高速通信网络相互连接，实现实时数据传输和协调；每个控制器都具备自主决策和控制能力，能够根据传感器反馈和任务要求，独立地进行运动规划、轨迹跟踪和反馈控制；因此这种架构使系统能够更好地适应复杂的运动要求和环境变化，同时减轻了单一控制器的负担，提高了系统的性能和可靠性；然而，分布式多控制器的运动控制系统存在一些问题，如控制器之间的同步问题、通信延迟对系统响应性的影响等，进而需要更高的技术要求和成本投入对系统进行设计和调试。
2、现有的技术方案：使用现场总线的方式将各个分布独立的控制器串联起来，各控制器将同步通信数据发送到总线上去，挂载的其余控制器可以从总线上读取和发送数据，以此实现分布式控制器的同步控制，典型的总线有can总线、ethercat总线等。
3、但是在实际使用时，由于总线的传输速率相对较低，总线的消息长度有限，现场总线通常采用总线或星型拓扑即：所有设备都连接到一个共享的总线或集线器上，因此总线类系统不适用于大规模分布式系统，因此提出一种基于mcu-f
技术实现思路
1、为了克服现有技术的缺陷，本专利技术的实施例提供一种基于mcu-fpga架构的低延时多控制器同步控制方法，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术提供如下技术方案：一种基于mcu-fpga架构的低延时多控制器同步控制方法，具体的操作步骤如下：
3、步骤一：起始fpga接收到mcu发送的数据；随后进入步骤二；
4、步骤二：判断每一个fpga是否接收到有效数据:若是，则进入步骤三；否则进入步骤四；
5、步骤三：同时执行四个判断：
6、判断一：接收到数据的逻辑单元中的e是否大于0：若是，则e自减1后，数据移向东方向的相邻逻辑单元，随后返回步骤三；否则数据不向东方向传输数据，返回步骤二；
7、判断二：接收到数据的逻辑单元中的w是否大于0：若是，则w自减1后，数据移向西方向的相邻逻辑单元，随后返回步骤三；否则数据不向西方向传输，返回步骤二；
8、判断三：接收到数据的逻辑单元中的s是否大于0：若是，则s自减1,n＝0,w＝0,e＝0，数据移向南方向的相邻逻辑单元，随后返回步骤三；否则数据不向南方向传输，返回步骤二；
9、判断四：接收到数据的逻辑单元中的n是否大于0：若是，则n自减1,s＝0,w＝0,e＝0，数据移向北方向的相邻逻辑单元，随后返回步骤三；否则数据不向北方向传输，返回步骤二；
10、步骤四：fpga与fpga的数据传输结束。
11、进一步地，所述步骤三中：
12、e设置为：向东方向相邻fpga传输数据的逻辑单元个数；
13、w设置为：向西方向相邻fpga传输数据的逻辑单元个数；
14、s设置为：向南方向相邻fpga传输数据的逻辑单元个数；
15、n设置为：向北方向相邻fpga传输数据的逻辑单元个数。
16、进一步地，所述步骤一中：mcu通过spi通信的方式把数据发送到fpga。
17、进一步地，所述步骤二中：fpga接收到数据后通过lvds发送到相邻的fpga。
18、进一步地，所述步骤一、步骤二、步骤三和步骤四中，mcu与fpga，fpga与fpga的通信协议一致，且相应的通信协议栈结构由通信起始至结束依次设置为：帧头、边界控制、数据包和帧尾。
19、进一步地，所述步骤四中的fpga与fpga的数据传输结束后，mcu将从终止fpga处取出数据，完成mcu的数据传输到mcu。
20、本专利技术的技术效果和优点：
21、1、与现有技术相比，使用fpga实现局部低延时的通信网络，因此分布控制器的节点数量不受限制。
22、2、与现有技术相比，通信波特率、数据长度和数据帧利用率相较总线技术均大大提升，最终结果是提高了通信过程的实时性。
本文档来自技高网...【技术保护点】
1.一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：具体的操作步骤如下：
2.根据权利要求1所述的一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：所述步骤三中：
3.根据权利要求1所述的一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：所述步骤一中：MCU通过SPI通信的方式把数据发送到FPGA。
4.根据权利要求1所述的一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：所述步骤二中：FPGA接收到数据后通过LVDS发送到相邻的FPGA。
5.根据权利要求1所述的一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：所述步骤一、步骤二、步骤三和步骤四中，MCU与FPGA，FPGA与FPGA的通信协议一致，且相应的通信协议栈结构由通信起始至结束依次设置为：帧头、边界控制、数据包和帧尾。
6.根据权利要求1所述的一种基于MCU-FPGA架构的低延时多控制器同步控制方法，其特征在于：所述步骤四中的FPGA与FPGA的数据传输结束
...【技术特征摘要】
1.一种基于mcu-fpga架构的低延时多控制器同步控制方法，其特征在于：具体的操作步骤如下：
2.根据权利要求1所述的一种基于mcu-fpga架构的低延时多控制器同步控制方法，其特征在于：所述步骤三中：
3.根据权利要求1所述的一种基于mcu-fpga架构的低延时多控制器同步控制方法，其特征在于：所述步骤一中：mcu通过spi通信的方式把数据发送到fpga。
4.根据权利要求1所述的一种基于mcu-fpga架构的低延时多控制器同步控制方法，其特征在于：所述步骤二中：fpga接收到数据后通过...
【专利技术属性】
技术研发人员：王钦，王瑾璠，臧超，张威，王普威，陈宏，
申请(专利权)人：深圳市逻辑谛科信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。