微处理器及产生不可预测的钥的方法技术

微处理器及产生不可预测的钥的方法，该微处理器包括在制造上述微处理器期间，以一非易失方式存储于上述微处理器内的一制造识别码。上述制造识别码是上述微处理器所独有的。上述微处理器还包括一加密密钥，其存储于上述微处理器的内部且无法由上述微处理器的外部进行读取。上述微处理器还包括一先进加密标准加密引擎，用以接收上述制造识别码以及上述加密密钥，并使用上述加密密钥对上述制造识别码进行加密，以产生上述微处理器所独有的一不可预测的钥。

【技术实现步骤摘要】

本专利技术涉及加密，特别涉及独有(unique)的加密钥的产生。
技术介绍
安全上下文(context)，即特定微处理器所独有的号码或是钥，是需要的。方式之 一是在微处理器内制造独有的序号。然而，由于序号具有结构性(structured)以及反复 性，因此序号非常容易被预测到。在许多安全上下文中，高的可预测性并非优点。美国专利公告号第5，790，783号、第5，790，663号及第5，774，544号等专利描述 对微处理器的序号进行加密以及解密的方法与装置，其中该传统系统公开一集成电路封装 包括一中央处理器(CPU)晶粒(die)以及一非易失随机存取存储器(Non-volatile random access memory, NVRAM)晶粒，其中两晶粒通过串行接口而耦接在一起。制造商设置具有 想要的序号的一特别模块寄存器(Model Specific Register, MSR)给中央处理器，并设置 具有不相同的钥的其他两个特别模块寄存器。根据加密演算法，中央处理器接着会使用第 一钥对序号进行加密，然后使用第二钥对已加密的序号与第一钥进行加密。然后，中央处 理器会将双重加密(double-encrypted)的序号和一循环冗余检查值(cyclic redundancy check, CRC)写入至非易失随机存取存储器中。此外，传统系统公开制造商可设置具有第二钥的特别模块寄存器。接着，中央处理 器从非易失随机存取存储器中读取出双重加密的序号(检查该循环冗余检查值)，并使用 第二钥对双重加密的序号进行解密以得到单一加密(singly-encrypted)的序号以及第一 钥。接着，中央处理器使用已解密的第一钥对单一加密的序号进行解密而得到已解密的序 号，并将已解密的序号存储至一特别模块寄存器中。写入序号至非易失随机存取存储器以 及从非易失随机存取存储器读取出序号的动作仅能在处理器未锁住(unlocked)的情况下 才能被执行，其发生在当处理器检测到非易失随机存取存储器无输出或是当制造商设置具 有目前处理器序号及两钥的情况下，其中两钥用来制造序号并与序号匹配。传统系统还公开一应用程序接口(Application Programming Interface, API), 其允许序列化(serialize)的软件(即链结至一处理器序号的软件，使得该软件无法在具 有另一序号的处理器上被执行，例如当处理器被升级的情况下)可通过设置具有第二钥的 特别模块寄存器而从非易失随机存取存储器读取出中央处理器的序号。第二钥也存储在 系统的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)元件 中。应用程序接口亦提供允许序列化软件来读取最近被系统所存储的中央处理器的序号的 功能(可能存储在互补金属氧化物半导体元件或是磁盘中)。假如两者的值相同时，则序列 化软件可继续被执行。否则，序列化软件会认为使用者将该中央处理器升级为具有新序号 的新中央处理器，并呼叫另一应用程序接口功能，其需要授权(authorization)才能在新 中央处理器上被执行。假如授权被许可，则序列化软件会使用新中央处理器的序号来执行 软件锁住。否则，序列化软件不能被执行，要不然就是在有限的能力下被执行。传统系统所公开的方法具有某些缺点。首先，虽然传统系统的两加密钥以及加密演算法仅由制造商所知晓，然而可能的风险是两钥存储在特别模块寄存器内，其可以被使 用者读取。再者，第二钥被存储在系统的互补金属氧化物半导体元件中。于是，由传统系 统可推断出尽管该系统与方法无法提供完整的保护来预防对钥或序号进行未被授权的存 取，不过却能阻止使用者不经心地获得未授权的存取。虽然传统系统使用两个独立的加密 钥，然而每一加密钥仅具有32位，其对许多应用而言并非安全的。最后，两加密钥中仅有一 个是需要读取序号的。
技术实现思路
本专利技术提供一种微处理器。上述微处理器包括一制造识别码，在制造上述微处 理器期间，以一非易失方式存储于上述微处理器内，其中上述制造识别码是上述微处理器 所独有的；一加密密钥，存储于上述微处理器的内部，且无法由上述微处理器的外部进行读 取；以及，一先进加密标准(AES)加密引擎，用以接收上述制造识别码以及上述加密密钥， 并使用上述加密密钥对上述制造识别码进行加密，以产生上述微处理器所独有的一不可预 测的钥。再者，本专利技术提供一种产生不可预测的钥的方法。上述方法包括在制造一微处理 器期间，以一非易失方式存储一制造识别码于上述微处理器内，其中上述制造识别码是上 述微处理器所独有的；以无法从上述微处理器的外部进行读取的方式，存储一加密密钥于 上述微处理器的内部；以及，使用上述加密密钥对上述制造识别码进行加密，以产生上述微 处理器所独有的一不可预测的钥，其中上述加密步骤由上述微处理器的一先进加密标准加 密引擎所执行。附图说明图1是显示根据本专利技术一实施例所述的微处理器；图2是显示图1中微处理器的操作的方块图；以及图3是显示图1中微处理器的操作的流程图。主要元件符号说明100 -、微处理器；132 -4寺别模块寄存器134 -、制造识别码；136 --密钥；142 -、独有的不可预测的钥；601 --提取逻辑单元；602 -、转译逻辑单元；603 --转译器；604 -、微码只读存储器；605 --寄存器；606 -、地址；607 --载入；608 -、执行；609、611、613、615 微指令队列；610 -、整数单元；612 --浮点单元；614 -一 MMX单元；616 SSE单元；617 -、密码编译单元；618 --存储；619 -、回写；620 --载入总线；621 -、闲置信号；622 --存储总线624 EFLAGS 寄存器；626 中断逻辑单元；628 MSR 寄存器；630 FCR寄存器；631 D位；625 X位； 627 微指令； 629 E位；632 执行单元；以及 633 总线。 具体实施例方式为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施 例，并配合附图，作详细说明如下实施例参考图1，图1是显示根据本专利技术一实施例所述的微处理器100。制造每一个别的 微处理器100时，能产生独有的不可预测的钥(uniqueunpredictable key, uukey)142，其 是该微处理器100所独有的，并且对使用者安全目的而言能充分地不可预测，例如可作为 加密钥。通过使用隐藏于微处理器100内部的密钥136对制造识别码134进行先进加密标 准(Advanced Encryption Standard, AES)加密，以实现产生独有的不可预测的钥142，其 中制造识别码134是使用者可视(visible)且可预测(predictable)的处理器所独有的序 号，而密钥136被任何人无法从外部看到且仅由极少数的人员所知晓。然而，微处理器100 能内部地(即通过微码只读存储器604中的微码)存取密钥136至先进加密标准引擎，其 可使用密钥136对可预测的制造识别码134进行加密，以产生独有的不可预测的钥142。独 有的不可预测的钥142可被使用在不同应用中，例如存本文档来自技高网...

【技术保护点】
一种微处理器，包括：一制造识别码，在制造上述微处理器期间，以一非易失方式存储于上述微处理器内，其中上述制造识别码是上述微处理器所独有的；一加密密钥，存储于上述微处理器的内部，且无法由上述微处理器的外部进行读取；以及一先进加密标准加密引擎，用以接收上述制造识别码以及上述加密密钥，并使用上述加密密钥对上述制造识别码进行加密，以产生上述微处理器所独有的一不可预测的钥。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：G葛兰亨利，泰瑞派克斯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]