System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及芯片测试领域,特别涉及一种ieee1149.10到jtag信号转换器。
技术介绍
1、jtag(joint test action group,联合测试工作组)接口作为ieee的一种接口标准,在集成电路的测试、仿真、调试等方面发挥着重要作用。现有的多数高级器件都支持jtag协议,如dsp、fpga(fpga field programmable gate array,现场可编程门阵列)等器件。通过在芯片中内置jtag接口电路,可以实现对芯片的边界扫描测试。jtag接口电路中包括tap控制器、指令寄存器、以及数据寄存器。
2、tap(测试端口,test access port)控制器是边界扫描测试的核心。根据ieee1149.1标准,tap控制器有5个驱动信号,分别为测试时钟输入信号tck、测试模式选择信号tms、测试数据输入信号tdi、测试数据输出端口tdo、以及测试复位输入信号trst。其中,前面四个信号是ieee 1149.1标准里是强制要求的,trst在ieee 1149.1标准里是可选的。
3、在这5个jtag驱动信号中,tck为tap控制器的操作提供了一个独立的、基本的时钟信号,tap控制器的所有操作都是通过这个时钟信号来驱动的。tms信号用来控制tap状态机的转换,通过tms信号,可以控制tap控制器在不同的状态间相互转换,tms信号在tck的上升沿有效。tdi是数据输入的接口,所有要输入到特定寄存器的数据都是通过tdi接口一位一位串行输入的(由tck驱动),特定寄存器即指令寄存
4、jtag接口电路的内部逻辑通过一个tap状态机来实现,请参阅图1,为ieee1149.1标准规定的tap状态机的状态转移示意图。在图1所示的tap控制器的状态机的转移示意图中,tap控制器的状态机只有6个状态是稳定状态,包括:测试逻辑复位(test-logicreset)、测试/等待(run-test/idle)、数据寄存器移位(shift-dr)、数据寄存器移位暂停(pause-dr)、指令寄存器移位(shift-ir)、指令寄存器移位暂停(pause-ir),其它状态都不是稳态,而只是暂态。如图1所示,tap状态机包含两个分支,分别是命令寄存器(ir)接入分支和数据寄存器(dr)接入分支。并且该tap状态机的状态转移由jtag接口电路中的测试模式选择信号(tms)来控制。
5、测试时间一直是芯片系统(soc)的一个重要指标。原始的ieee1149.1测试访问端口对于简单的板间互连测试是很好的,但是随着通过ieee1149.1测试访问端口(tap)的片上操作的增加,使用ieee1149.1 tap对于板上测试和板上现场可编程门阵列(fpga)配置变得低效。行业需要一个高速测试访问端口(hstap)和分组编码器/解码器和分布架构(pedda)来标准化ic自动测试设备(ate)的测试数据传输机制。
6、ieee1149.10提供了一种替代方案,只需差分接收机和发射机:四个引脚、一个系统时钟和电源,就可以交付相同的测试数据带宽。通过使扫描通道“虚拟”,可以在测试设计期间权衡扫描速率、并发活动扫描通道的数量和所需的测试带宽。
7、上述提到的测试数据传输机制,其测试数据基于ieee 1149.10协议进行打包,在对含有jtag接口芯片进行测试时,首先是要验证芯片内部的jtag功能模块是否正常,然后需要生成tck、tms、tdi信号送入jtag接口,因此就涉及到对数据包解码后将信息转换成jtag驱动信号的过程。
技术实现思路
1、本专利技术提供了一种ieee1149.10到jtag信号转换器,用于解决测试数据符合ieee1149.10标准时在jtag测试中应用时,需要快速准确生成jtag驱动信号的情况。
2、为了解决上述技术问题,本专利技术提供了一种ieee1149.10到jtag信号转换器,所述方法包括:
3、接收经过ieee1149.10标准编码的测试数据,解析得到对应的指令寄存器ir指令信息、数据寄存器dr数据信息,同时接收时钟信息。
4、根据所述时钟信息、ir指令信息以及dr数据信息,生成对应的jtag驱动信号。
5、优选地,所述接收的经过打包的测试数据,在解析得到时钟信息、ir指令信息以及dr数据信息之前,根据目标芯片测试内容,确定所需的时钟信息、ir指令信息以及dr数据信息,并根据ieee1149.10标准对所述ir指令信息以及dr数据信息进行编码得到scan包,同时生成对应的时钟信息。
6、优选地,所述jtag驱动信号包括测试时钟输入信号tck信号。
7、根据所述时钟信息,生成tck信号,其中,根据时钟信息对基础时钟进行分频,从而得到所述tck信号,并将所述tck信号提供给目标芯片的jtag接口。
8、优选地,解码所述scan包得到ir指令信息。
9、解析所述ir指令信息得到ir指令长度和ir指令内容,根据所述ir指令长度,确定测试端口tap状态机处于“shift-ir”状态的时长,并在tap状态机处于“shift-ir”状态时,将ir指令内容作为所述tdi信号提供给目标芯片的jtag接口。
10、优选地,解码所述scan包得到dr数据信息;
11、解析所述dr数据信息得到dr数据长度和dr数据内容,根据所述dr数据长度,确定测试端口tap状态机处于“shift-dr”状态的时长,并在tap状态机处于“shift-dr”状态时,将dr数据内容作为所述tdi信号提供给目标芯片的jtag接口。
12、优选地,所述jtag驱动信号还包括测试模式选择信号tms信号。
13、根据所述时钟信息、ir指令信息以及dr数据信息,生成对应的jtag对应的jtag驱动信号包括:
14、根据需要输出的ir指令信息,输出将tap控制器转移进入shift-ir状态的tms信号,然后,根据ir指令长度,输出使得tap控制器在ir指令长度指示的时钟周期内保持为“shift-ir”状态的tms信号;以及,输出使tap控制器进入“update-ir”状态的tms信号;最后,输出使得tap控制器转移进入“run-test/idle”状态的tms信号。
15、根据需要输出的dr数据信息,输出将tap控制器转移进入shift-dr状态的tms信号,然后,根据dr数据长度,输出使得tap控制器在所述dr数据长度所指示的时钟周期内保持为shift-dr状态的tms信号;以及,输出使tap控制器进入“update-dr”状态的tms信号;最后,输出使得tap控制器转移进入“run-test/idle本文档来自技高网...
【技术保护点】
1.一种IEEE1149.10到JTAG信号转换器,其特征在于,所述方法包括以下步骤:
2.如权利要求1所述的方法,其特征在于,在所述接收基于IEEE 1149.10标准编码的数据包,解析得到IR指令信息、DR数据信息、时钟信息之前还包括:根据被测目标芯片内容确定SCAN包。
3.如权利要求1所述方法,其特征在于,所述JTAG驱动信号包括测试时钟输入信号TCK;
4.如权利要求2所述的方法,其特征在于,所述SCAN包中含有IR指令信息或DR数据信息,以及捕获、移位、更新信息。
5.如权利要求4所述的方法,其特征在于IR指令信息解析得到IR指令长度以及IR指令内容,DR数据信息解析得到DR数据长度和DR数据内容;
6.如权利要求5所述的方法,其特征在于,所述JTAG驱动信号还包括测试数据输入信号TDI信号;根据所述时钟信息、IR指令信息和DR数据信息生成对应JTAG驱动信号包括:
7.如权利要求5所述方法,其特征在于,所述JTAG信号还包括测试模式选择信号TMS信号;
8.如权利要求7所述方法,其特
...【技术特征摘要】
1.一种ieee1149.10到jtag信号转换器,其特征在于,所述方法包括以下步骤:
2.如权利要求1所述的方法,其特征在于,在所述接收基于ieee 1149.10标准编码的数据包,解析得到ir指令信息、dr数据信息、时钟信息之前还包括:根据被测目标芯片内容确定scan包。
3.如权利要求1所述方法,其特征在于,所述jtag驱动信号包括测试时钟输入信号tck;
4.如权利要求2所述的方法,其特征在于,所述scan包中含有ir指令信息或dr数据信息,以及捕获、移位、更新信息。
5.如权利要求4所述的方法,其特征在于ir指令信息解析得到...
【专利技术属性】
技术研发人员:黄新,何堂泉,杨竞波,何世杰,
申请(专利权)人:桂林电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。