【技术实现步骤摘要】
本申请涉及集成电路，特别是涉及一种去中心化多pea架构的cgra可重构处理器。
技术介绍
1、随着算法的迭代更新，对处理器的算力提出更高要求。通过扩大芯片内pea(processes element array，处理单元阵列)的数量提升处理器的算力，在多核/众核处理器和大规模并行计算架构中备受关注，已成为大规模芯片设计的主流解决方案。传统的多pea处理器可以通过主核控制器去调用各个pea来完成复杂的运算。
2、但是，在运算过程中，随着处理器的pea数量增多，以及主核控制器和各个pea的控制交互次数和频率的增多，主核控制器的控制压力逐渐增大，并且这种处理器的pea数量的上限较低，导致处理器的算力不能满足实际需求。
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种能够提高处理器算力的一种去中心化多pea架构的cgra可重构处理器。
2、第一方面，本申请提供了一种可重构处理器，该可重构处理器包括多个路由器和多个处理单元阵列，多个处理单元阵列通过多个路由器互连；
3、路由器，用于在多个处理单元阵列之间进行数据传输；
4、处理单元阵列，用于根据预先存储的第一控制信息控制自身执行第一预设任务，或通过路由器将预先存储的第二控制信息传输至其他处理单元阵列，第二控制信息用于指示其他处理单元阵列执行第二预设任务。
5、在其中一个实施例中，上述处理单元阵列包括多路选择器、控制核心、数据存储器和多个处理单元，多路选择器分别与路由器、控制
6、多路选择器，用于根据选择信号在路由器与控制核心之间或路由器与数据存储器之间进行数据传输；
7、数据存储器，用于存储第一控制信息和第二控制信息；
8、控制核心，用于根据第一控制信息控制处理单元执行第一预设任务，或通过多路选择器和路由器将第二控制信息传输至其他处理单元阵列的控制核心，第二控制信息用于指示其他处理单元阵列的控制核心控制其他处理单元阵列中的处理单元执行第二预设任务。
9、在其中一个实施例中，上述处理单元阵列还包括寄存器，寄存器分别与多路选择器和控制核心连接；
10、多路选择器，还用于根据选择信号在路由器与寄存器之间进行数据传输；
11、寄存器，用于存储第一控制信息对应的控制指令、迭代信息和数据信息。
12、在其中一个实施例中，上述寄存器包括控制信息存储寄存器，控制信息存储寄存器分别与多路选择器和控制核心连接；
13、多路选择器，具体用于根据选择信号在路由器与控制信息存储寄存器之间进行数据传输；
14、控制信息寄存器，用于存储控制指令。
15、在其中一个实施例中，上述寄存器包括迭代信息存储寄存器；迭代信息存储寄存器与多路选择器连接；
16、多路选择器，具体用于根据选择信号在路由器与控制信息存储寄存器之间进行数据传输；
17、迭代信息存储寄存器，用于存储迭代信息。
18、在其中一个实施例中，上述寄存器包括数据信息存储寄存器，数据信息存储寄存器与多路选择器连接；
19、多路选择器，具体用于根据选择信号在路由器与数据信息存储寄存器之间进行数据传输；
20、数据信息存储寄存器，用于存储数据信息。
21、在其中一个实施例中，上述处理单元阵列还包括配置信息存储器，配置信息存储器分别与多路选择器和多个处理单元连接；
22、多路选择器，用于根据选择信号在路由器与配置信息存储器之间进行数据传输；
23、配置信息存储器，用于存储多个处理单元所需的配置信息。
24、在其中一个实施例中，上述可重构处理器还包括总存储器和主核控制器，总存储器与路由器连接，主核控制器与路由器连接：
25、总存储器，用于存储可重构处理器所需的第一控制信息和第二控制信息；
26、主核控制器，用于控制总存储器将第一控制信息和第二控制信息通过路由器传输至任一处理单元阵列。
27、在其中一个实施例中，上述控制核心还用于修改寄存器的地址信息，以控制数据存储器与总存储器进行数据交互。
28、第二方面，本申请还提供一种电子设备，该电子设备包括如上述第一方面的可重构处理器。
29、上述去中心化多pea架构的cgra可重构处理器，包括多个路由器和多个处理单元阵列，多个处理单元阵列通过多个路由器互连。路由器，用于在多个处理单元阵列之间进行数据传输。处理单元阵列，用于根据预先存储的第一控制信息控制自身执行第一预设任务，或通过路由器将预先存储的第二控制信息传输至其他处理单元阵列，第二控制信息用于指示其他处理单元阵列执行第二预设任务。本申请实施例的处理单元阵列自主获取控制信息，从而实现自身配置和运算，并且还可以通过路由器将控制信息传递至其他处理单元阵列中，从而控制其他处理单元阵列进行配置和运算，实现了处理器的去中心化，减少了处理器与主核的交互，使得处理器可以增设更多的处理单元阵列以提高算力。
本文档来自技高网...【技术保护点】
1.一种可重构处理器，其特征在于，所述可重构处理器包括多个路由器和多个处理单元阵列，多个所述处理单元阵列通过多个所述路由器互连；
2.根据权利要求1所述的可重构处理器，其特征在于，所述处理单元阵列包括多路选择器、控制核心、数据存储器和多个处理单元，所述多路选择器分别与所述路由器、所述控制核心和所述数据存储器连接，所述控制核心与多个所述处理单元组成的阵列连接；
3.根据权利要求2所述的可重构处理器，其特征在于，所述处理单元阵列还包括寄存器，所述寄存器分别与所述多路选择器和所述控制核心连接；
4.根据权利要求3所述的可重构处理器，其特征在于，所述寄存器包括控制信息存储寄存器，所述控制信息存储寄存器分别与所述多路选择器和所述控制核心连接；
5.根据权利要求3所述的可重构处理器，其特征在于，所述寄存器包括迭代信息存储寄存器；所述迭代信息存储寄存器与所述多路选择器连接；
6.根据权利要求3所述的可重构处理器，其特征在于，所述寄存器包括数据信息存储寄存器，所述数据信息存储寄存器与所述多路选择器连接；
7.根据权利要求2-
8.根据权利要求3-6任一项所述的可重构处理器，其特征在于，所述可重构处理器还包括总存储器和主核控制器，所述总存储器与所述路由器连接，所述主核控制器与所述路由器连接：
9.根据权利要求8所述的可重构处理器，其特征在于，所述控制核心还用于修改所述寄存器的地址信息，以控制所述数据存储器与所述总存储器进行数据交互。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9中任一项所述的可重构处理器。
...【技术特征摘要】
1.一种可重构处理器，其特征在于，所述可重构处理器包括多个路由器和多个处理单元阵列，多个所述处理单元阵列通过多个所述路由器互连；
2.根据权利要求1所述的可重构处理器，其特征在于，所述处理单元阵列包括多路选择器、控制核心、数据存储器和多个处理单元，所述多路选择器分别与所述路由器、所述控制核心和所述数据存储器连接，所述控制核心与多个所述处理单元组成的阵列连接；
3.根据权利要求2所述的可重构处理器，其特征在于，所述处理单元阵列还包括寄存器，所述寄存器分别与所述多路选择器和所述控制核心连接；
4.根据权利要求3所述的可重构处理器，其特征在于，所述寄存器包括控制信息存储寄存器，所述控制信息存储寄存器分别与所述多路选择器和所述控制核心连接；
5.根据权利要求3所述的可重构处理器，其特征在于，所述寄存器包括迭代信息存储寄存器；所述迭代信息存...
【专利技术属性】
技术研发人员：尹首一，谷江源，胡训博，吴其谍，韩慧明，魏少军，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。