【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。
2、为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)、全包围栅极(gate-all-around，gaa)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
3、随着器件尺寸的进一步缩小，为了提高所形成的半导体结构的性能，如何实现全包围栅极结构与双鳍结构之间的有机结合，已成为亟待解决的问题。
技术实现思路
1、本专利技术解决的问题是提供一种半导体结构及其形成方法，以实现全包围栅极结构与双鳍结构之间的有机结合，提升所形成的半导体结构的性能。
2、为解决上述问题，本专利技术提供了一种半导体结构的形成方法，包括：
3、衬底；
4、沟道结构层，位于所述衬底上，且所述沟道结构层包括悬空且间隔设置的一个或多个沟道层
5、扩散阻挡层，位于所述悬空的沟道层的两端，且所述扩散阻挡层的厚度大于所述沟道层的厚度；
6、内侧墙，位于所述沟道结构层之间且分布在两侧，且所述内侧墙厚度小于所述扩散阻挡层厚度；
7、栅极结构，横跨所述悬空的沟道层，且包围所述悬空的沟道层；
8、源漏掺杂层，位于沟道结构层两端，且所述源漏掺杂层侧面与所述扩散阻挡层和所述内侧墙的侧面共面。
9、可选地，沿垂直于所述衬底的方向，所述沟道层的厚度为0.5纳米至4纳米。
10、可选地，沿垂直于所述衬底的方向，所述扩散阻挡层的厚度为5纳米至30纳米。
11、可选地，所述扩散阻挡层的材料包括掺砷硅。
12、可选地，所述半导体结构还包括：保护层，位于所述沟道结构层上。
13、相应地，本专利技术实施例还提供了一种半导体结构的形成方法，包括：
14、提供基底，所述基底包括衬底；
15、在所述衬底上形成至少一个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的初始沟道层；
16、形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶部和部分侧壁；
17、刻蚀所述伪栅结构两侧的沟道叠层，在伪栅结构两侧的沟道叠层内形成露出所述衬底的凹槽；在所述凹槽内形成源漏掺杂层；
18、沿预设方向去除部分厚度的所述初始沟道层，形成第一沟槽，所述第一沟槽由剩余的初始沟道层与相邻的牺牲层围成，所述预设方向平行于所述衬底；
19、在所述第一沟槽内形成扩散阻挡层；
20、形成扩散阻挡层后，沿预设方向去除所述凹槽侧壁露出的部分厚度的牺牲层，形成第二沟槽；
21、在所述第二沟槽内形成内侧墙；
22、在伪栅结构侧部的衬底上形成覆盖所述源漏掺杂层的介电层，介电层的顶部表面与伪栅结构的顶部表面相齐平；
23、去除所述伪栅结构，在所述介电层中形成栅极开口；
24、形成栅极开口之后，去除所述栅极开口露出的牺牲层，形成位于所述衬底上悬空的初始沟道层和通槽；
25、对所述栅极开口和所述通槽进行填充，形成栅极结构。
26、可选地，在沿预设方向去除部分厚度的所述初始沟道层的过程中，所述初始沟道层与所述牺牲层的刻蚀选择比大于20：1。
27、可选地，沿预设方向去除部分厚度的所述初始沟道层的工艺包括湿法刻蚀工艺和气相刻蚀工艺中至少一种。
28、可选地，形成扩散阻挡层的工艺包括原位外延生长工艺。
29、可选地，所述原位外延生长工艺的工艺所采用的反应气体为氯化氢或氯气。
30、可选地，形成所述伪栅结构之前，所述方法还包括：
31、形成覆盖所述沟道叠层的保护层。
32、可选地，形成所述凹槽的步骤包括：
33、在所述伪栅结构两侧的沟道叠层上形成侧墙层；
34、以所述伪栅结构和所述侧墙层为掩膜刻蚀所述沟道叠层，形成所述凹槽。
35、可选地，在伪栅结构侧部的衬底上形成覆盖所述源漏掺杂层的介电层之前，所述方法还包括：
36、形成覆盖所述源漏掺杂层的接触刻蚀停止层。
37、可选地，形成所述凹槽的工艺包括各向异性的干法刻蚀工艺。
38、可选地，对所述初始沟道层执行减薄处理的工艺为原子层刻蚀工艺。。
39、与现有技术相比，本专利技术的技术方案具有以下优点：
40、本专利技术实施例提供的一种半导体结构，包括：衬底；沟道结构层，位于所述衬底上，且所述沟道结构层包括悬空且间隔设置的一个或多个沟道层，所述沟道层为对初始沟道层进行减薄处理得到；扩散阻挡层，位于所述悬空的沟道层的两端，且所述扩散阻挡层的厚度大于所述沟道层的厚度；内侧墙，位于所述沟道结构层之间且分布在两侧，且所述内侧墙厚度小于所述扩散阻挡层厚度；栅极结构，横跨所述悬空的沟道层，且包围所述悬空的沟道层；源漏掺杂层，位于沟道结构层两端，且所述源漏掺杂层侧面与所述扩散阻挡层和所述内侧墙的侧面共面。
41、可以看出，所述沟道结构层中的所述沟道层为对初始沟道层进行减薄处理得到，使得形成的沟道层的电阻较小，且位于所述沟道层侧壁上的扩散阻挡层能够阻挡源漏掺杂区层内的p粒子向沟道层内扩散，故能够提高所形成的半导体结构的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，沿垂直于所述衬底的方向，所述沟道层的厚度为0.5纳米至4纳米。
3.根据权利要求1所述的半导体结构，其特征在于，沿垂直于所述衬底的方向，所述扩散阻挡层的厚度为5纳米至30纳米。
4.根据权利要求1所述的半导体结构，其特征在于，所述扩散阻挡层的材料包括掺砷硅。
5.根据权利要求1所述的半导体结构，其特征在于，还包括：保护层，位于所述沟道结构层上。
6.一种半导体结构的形成方法，其特征在于，包括：
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，在沿预设方向去除部分厚度的所述初始沟道层的过程中，所述初始沟道层与所述牺牲层的刻蚀选择比大于20：1。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，沿预设方向去除部分厚度的所述初始沟道层的工艺包括湿法刻蚀工艺和气相刻蚀工艺中至少一种。
9.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成扩散阻挡层的工艺包括原位外延生长工艺。p>
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述原位外延生长工艺的工艺所采用的反应气体为氯化氢或氯气。
11.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成所述伪栅结构之前，还包括：
12.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成所述凹槽的步骤包括：
13.根据权利要求6所述的半导体结构的形成方法，其特征在于，在伪栅结构侧部的衬底上形成覆盖所述源漏掺杂层的介电层之前，还包括：
14.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成所述凹槽的工艺包括各向异性的干法刻蚀工艺。
15.根据权利要求6所述的半导体结构的形成方法，其特征在于，对所述初始沟道层执行减薄处理的工艺为原子层刻蚀工艺。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，沿垂直于所述衬底的方向，所述沟道层的厚度为0.5纳米至4纳米。
3.根据权利要求1所述的半导体结构，其特征在于，沿垂直于所述衬底的方向，所述扩散阻挡层的厚度为5纳米至30纳米。
4.根据权利要求1所述的半导体结构，其特征在于，所述扩散阻挡层的材料包括掺砷硅。
5.根据权利要求1所述的半导体结构，其特征在于，还包括：保护层，位于所述沟道结构层上。
6.一种半导体结构的形成方法，其特征在于，包括：
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，在沿预设方向去除部分厚度的所述初始沟道层的过程中，所述初始沟道层与所述牺牲层的刻蚀选择比大于20：1。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，沿预设方向去除部分厚度的所述初始沟道层的工艺包括湿法刻蚀工艺和气相...
【专利技术属性】
技术研发人员：苏博，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。