【技术实现步骤摘要】
本申请涉及复位控制领域，特别涉及一种控制电路及pcie装置。
技术介绍
1、在许多高带宽高速传输的应用中，常使用pcie(peripheral componentinterconnect express，高速串行通信互联标准)总线进行数据传输，并通过集成的pcie控制器实现该功能。具体地，pcie控制器包括一个使能输入端，在pcie控制器控制链路训练过程中，只有在外设电路将使能输入端设置为使能状态时，pcie控制器才能开始链路训练，否则无法进行链路训练。同时，当pcie控制器接收到hotreset(热复位信号)、linkdownreset(链路断开复位信号)等引起的复位时，会输出链路复位请求信号，触发外设电路将使能输入端设为未使能状态。
2、但是，现有的外设电路的复位方式通常为上电自动复位复位等，只是简单地将pcie控制器恢复到初始状态，并不会因pcie控制器是否输出复位请求信号而产生任何变化。
技术实现思路
1、本申请的目的是提供一种控制电路及pcie装置，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为pcie控制器的场景时，能够立即处理pcie控制器的输出，从而使得外设电路的使能输入端能够符合pcie控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。
2、为解决上述技术问题，本申请提供了一种控制电路，包括：
3、复位电路，输入端
4、所述逻辑电路，第一输入端与所述复位电路连接，输出端与所述受控电路的使能输入端连接，用于在接收到第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。
5、在一种实施例中，所述复位电路包括：
6、下降沿检测电路，输入端与所述受控电路的触发输出端连接，用于检测所述受控电路输出的下降沿信号，并在检测到下降沿信号时，输出第二脉冲至复位同步器；
7、所述复位同步器，与所述下降沿检测电路的输出端连接，用于在接收到第二脉冲时输出得到第一脉冲。
8、在一种实施例中，所述逻辑电路包括：
9、第一寄存器，所述复位电路的输出端与所述寄存器的异步复位端连接。
10、在一种实施例中，还包括：
11、上升沿检测电路，输入端用于接收用户发送的请求，输出端与所述逻辑电路的第二输入端连接，用于在接收用户发送的复位撤销请求时，输出第三脉冲至所述逻辑电路，所述复位撤销请求为上升沿信号；
12、所述逻辑电路还用于在所述受控电路的使能输入端处于复位状态且接收到所述第三脉冲时输出复位撤销信号至所述使能输入端，使所述使能输入端处于使能状态以恢复所述受控电路的所述预设功能。
13、在一种实施例中，所述逻辑电路还用于接收所述用户发送的复位请求，并在所述受控电路的使能输入端处于使能状态且接收到所述复位请求时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。
14、在一种实施例中，所述控制电路还包括：
15、第一数据同步器，输入端用于接收用户发送的请求，输出端分别与所述上升沿检测电路的输入端和所述逻辑电路的第三输入端连接；
16、第二数据同步器，输入端分别与所述受控电路的触发输出端及所述下降沿检测电路的第一输入端连接，输出端与所述下降沿检测电路的第二输入端连接。
17、在一种实施例中，所述上升沿检测电路包括第二寄存器、第一反相器和第一与门；
18、所述第二寄存器的输入端与所述第一数据同步器的输出端连接，所述第二寄存器的输出端通过所述第一反相器与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第一数据同步器的输出端连接，所述第一与门的输出端与所述逻辑电路的第二输入端连接。
19、在一种实施例中，所述下降沿检测电路包括第二反相器和或门；
20、所述第二数据同步器的输出端通过所述第二反相器与所述或门的第一输入端连接，所述第二数据同步器的输入端与所述或门的第二输入端连接，所述或门的输出端与所述复位同步器的复位端连接。
21、在一种实施例中，所述逻辑电路包括：
22、二选一多路复用器、第二与门和第一寄存器；
23、所述二选一多路复用器的第一输入端输入高电平，所述二选一多路复用器的第二输入端与所述第一寄存器的输出端连接，所述二选一多路复用器的选择输入端与所述第一与门的输出端连接；
24、所述二选一多路复用器的输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一数据同步器的输出端连接，所述第二与门的输出端与所述第一寄存器的输入端连接，所述第一寄存器的异步复位端与所述复位电路的输出端连接，所述第一寄存器的输出端与所述受控电路的使能输入端连接。
25、为解决上述技术问题，本申请还提供了一种pcie装置，包括pcie控制器及如上述所述的控制电路，所述控制电路的输出端与所述pcie控制器的使能输入端连接，所述控制电路的输入端与所述pcie控制器的触发输出端连接；
26、所述pcie控制器用于在自身的所述使能输入端处于使能状态时进行pcie链路训练，在自身的所述使能输入端处于复位状态时禁止进行pcie链路训练。
27、本申请提供了一种控制电路及pcie装置，涉及复位控制领域。解决目前存在的无法在既定时间持续的问题。该方案包括复位电路和逻辑电路用于在接收到第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。本申请中，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为pcie控制器的场景时，能够立即处理pcie控制器的输出，从而使得外设电路的使能输入端能够符合pcie控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。
本文档来自技高网...【技术保护点】
1.一种控制电路，其特征在于，包括：
2.如权利要求1所述的控制电路，其特征在于，所述复位电路包括：
3.如权利要求1所述的控制电路，其特征在于，所述逻辑电路包括：
4.如权利要求2所述的控制电路，其特征在于，还包括：
5.如权利要求4所述的控制电路，其特征在于，所述逻辑电路还用于接收所述用户发送的复位请求，并在所述受控电路的使能输入端处于使能状态且接收到所述复位请求时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。
6.如权利要求4所述的控制电路，其特征在于，所述控制电路还包括：
7.如权利要求6所述的控制电路，其特征在于，所述上升沿检测电路包括第二寄存器、第一反相器和第一与门；
8.如权利要求6所述的控制电路，其特征在于，所述下降沿检测电路包括第二反相器和或门；
9.如权利要求7所述的控制电路，其特征在于，所述逻辑电路包括：
10.一种PCIe装置，其特征在于，包括PCIe控制器及如权利要求1-9任一项所述的控制电路，所述
...【技术特征摘要】
1.一种控制电路，其特征在于，包括：
2.如权利要求1所述的控制电路，其特征在于，所述复位电路包括：
3.如权利要求1所述的控制电路，其特征在于，所述逻辑电路包括：
4.如权利要求2所述的控制电路，其特征在于，还包括：
5.如权利要求4所述的控制电路，其特征在于，所述逻辑电路还用于接收所述用户发送的复位请求，并在所述受控电路的使能输入端处于使能状态且接收到所述复位请求时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。
6.如权利要求4所述的控...
【专利技术属性】
技术研发人员：刘思源，秦泗晨，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。