【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
技术实现思路
【技术保护点】
1.一种机器学习任务加速器，包括：
2.如权利要求1所述的机器学习任务加速器，进一步包括：一个或多个数字信号处理单元(DSPU)，所述一个或多个DSPU中的每个相应DSPU包括：
3.如权利要求1所述的机器学习任务加速器，进一步包括：共享激活缓冲器，所述共享激活缓冲器连接到所述一个或多个MSPU并且被配置成存储由所述一个或多个MSPU生成的输出激活数据。
4.如权利要求1所述的机器学习任务加速器，其中所述第一非线性运算电路包括立方逼近器和增益块。
5.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU中的至少一个相应MSPU进一步包括CIM有限状态机(FSM)，所述CIM FSM被配置成控制向相应MSPU的CIM电路写入权重数据和激活数据。
6.如权利要求1所述的机器学习任务加速器，进一步包括：多个寄存器，所述多个寄存器连接到所述一个或多个MSPU并且被配置成实现在各MSPU之间直接进行数据通信。
7.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU中的至少一个相应MSPU进一步
8.如权利要求7所述的机器学习任务加速器，其中所述数字后处理电路包括相应MSPU的所述一个或多个ADC中的至少一个ADC。
9.如权利要求1所述的机器学习任务加速器，进一步包括：平铺控制电路，所述平铺控制电路被配置成：
10.如权利要求9所述的机器学习任务加速器，其中所述平铺控制电路被进一步配置成控制所述至少两个分开CIM电路之间的各行的互连。
11.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行卷积神经网络模型的卷积神经网络层的处理。
12.如权利要求11所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行所述卷积神经网络模型的全连通层的处理。
13.如权利要求11所述的机器学习任务加速器，进一步包括：
14.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行神经网络模型的递归层的处理。
15.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行神经网络模型的长短期记忆(LSTM)层的处理。
16.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行神经网络模型的门控递归单元(GRU)层的处理。
17.如权利要求1所述的机器学习任务加速器，其中所述一个或多个MSPU被配置成执行神经网络模型的变换器层的处理。
18.如权利要求17所述的机器学习任务加速器，其中所述变换器层包括注意力组件和前馈组件。
19.如权利要求1所述的机器学习任务加速器，进一步包括：硬件序列器存储器，所述硬件序列器存储器连接到所述硬件序列器电路并且被配置成存储从所述主机系统接收的所述指令。
20.如权利要求1所述的机器学习任务加速器，其中包括CIM电路的所述一个或多个MSPU中的每个MSPU的CIM电路包括多个静态随机存取存储器(SRAM)位单元。
21.一种利用机器学习任务加速器处理机器学习模型数据的方法，包括：
22.如权利要求21所述的方法，其中：
23.如权利要求22所述的方法，其中所述机器学习任务加速器进一步包括共享激活缓冲器，所述共享激活缓冲器连接到所述一个或多个MSPU并且被配置成存储由所述一个或多个MSPU生成的输出激活数据。
24.如权利要求22所述的方法，其中所述机器学习模型包括卷积神经网络模型。
25.如权利要求22所述的方法，其中利用所述机器学习模型处理所述模型输入数据包括：
26.如权利要求22所述的方法，其中所述机器学习模型包括递归神经网络模型。
27.如权利要求26所述的方法，其中所述机器学习模型包括至少一个长短期记忆(LSTM)层。
28.如权利要求26所述的方法，其中所述机器学习模型包括至少一个门控递归单元(GRU)层。。
29.如权利要求22所述的方法，其中所述机器学习模型包括包含注意力组件和前馈组件的变换器神经网络模型。
30.如权利要求22所述的方法，进一步包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种机器学习任务加速器，包括：
2.如权利要求1所述的机器学习任务加速器，进一步包括：一个或多个数字信号处理单元(dspu)，所述一个或多个dspu中的每个相应dspu包括：
3.如权利要求1所述的机器学习任务加速器，进一步包括：共享激活缓冲器，所述共享激活缓冲器连接到所述一个或多个mspu并且被配置成存储由所述一个或多个mspu生成的输出激活数据。
4.如权利要求1所述的机器学习任务加速器，其中所述第一非线性运算电路包括立方逼近器和增益块。
5.如权利要求1所述的机器学习任务加速器，其中所述一个或多个mspu中的至少一个相应mspu进一步包括cim有限状态机(fsm)，所述cim fsm被配置成控制向相应mspu的cim电路写入权重数据和激活数据。
6.如权利要求1所述的机器学习任务加速器，进一步包括：多个寄存器，所述多个寄存器连接到所述一个或多个mspu并且被配置成实现在各mspu之间直接进行数据通信。
7.如权利要求1所述的机器学习任务加速器，其中所述一个或多个mspu中的至少一个相应mspu进一步包括数字后处理电路，所述数字后处理电路被配置成应用增益、偏置、移位或池化运算中的一者。
8.如权利要求7所述的机器学习任务加速器，其中所述数字后处理电路包括相应mspu的所述一个或多个adc中的至少一个adc。
9.如权利要求1所述的机器学习任务加速器，进一步包括：平铺控制电路，所述平铺控制电路被配置成：
10.如权利要求9所述的机器学习任务加速器，其中所述平铺控制电路被进一步配置成控制所述至少两个分开cim电路之间的各行的互连。
11.如权利要求1所述的机器学习任务加速器，其中所述一个或多个mspu被配置成执行卷积神经网络模型的卷积神经网络层的处理。
12.如权利要求11所述的机器学习任务加速器，其中所述一个或多个mspu被配置成执行所述卷积神经网络模型的全连通层的处理。
13.如权利要求11所述的机器学习任务加速器，进一步包括：
14.如权利要求1所述的机器学习任务加速器，其中所述一个或多个mspu被...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。