【技术实现步骤摘要】
本专利技术涉及一种集成电路版图设计的制造工艺验证方法，属于集成电路设计领域。
技术介绍
1、集成电路制造是电子制造产业的核心，集成电路种类繁多，包括模拟集成电路、数字集成电路和混合集成电路。在设计中一般采用cendence或华大九天等集成电路设计工具进行gds版图输出，然后进行流片制备样品。集成电路制备工艺十分复杂，设备类型繁多，其制备流程前后高达60余项，在制备过程中需要反复进行修改后才投入实际生产。在制备过程中，由图纸向产品转化的流片工艺耗费十分巨大，反复修改直到最后定型，以确保操作规程的可行性和正确性，再投入实际的批量生产。业内统计数据表表明，28nm工艺流片一次需要200万美元，14nm工艺流片一次需要500万美元，7nm工艺流片一次需要1500万美元，流片过程的复杂性导致生产准备周期长、投资耗费巨大，稍有不慎就会导致成本骤增，不利于企企业竞争。为了降低研发成本，缩短研发周期，提升流片工艺的可靠性成为研发重点。
2、目前集成电路设计行业存在诸多问题，企业应用端往往由团队进行设计，设计时往往直接采用现有芯片进行组装，一般设计师并不了解所设计的ic器件的结构的每层的功能作用，更不知道ic器件的每层结构的制造工艺，每层结构是如何批量制造生产出来，必须反复流片实验验证；在高校端，往往由于集成电路制造设备投入不足、设备老旧导致学生无法进行流片操作，形成教学培训的困境。
3、上述两方面的脱节导致产学研转化存在困境，形成教学培训的困境，采用集成电路版图设计的制造工艺验证，利用计算机建模与仿真技术实现集成电路设计
技术实现思路
1、本专利技术的目的是提供一种集成电路版图设计的制造工艺验证方法以解决上述技术问题。
2、实现本专利技术目的的技术方案是：一种集成电路版图设计的制造工艺验证方法，其特征在于：
3、步骤一：设计电路类型，分析gds版图文件，提取器件结构数据，绘制ic版图的每层功能区平面2d图形；
4、步骤二：基于步骤一所提取器件结构数据，根据器件结构层次样表ip，设置每层的功能类型、厚度和颜色，绘制每层版图的3d图形，再进行所设计的版图结构工艺验证，并输出集成电路设计的版图结构工艺验证报告；
5、步骤三：基于步骤二所完成版图结构工艺验证结果，设置每层功能区实现的制造工艺流程，绘制实规每层版图的每步制造工序后的3d图形，再进行所设计版图的每层功能区制造工艺验证，并输出集成电路设计的版图制造工艺验证报告；
6、步骤四：将步骤一～步骤三所提取或设置的数据贮存到用户数据库，集成电路设计的版图结构工艺验证报告和集成电路设计的版图制造工艺验证报告的数据也贮存到用户数据库以便于后续调用；
7、所述版图结构工艺验证报告和版图制造工艺验证报告内容均包括：项目、对错、打分和分数统计。
8、本专利技术基于典型集成电路ic芯片类型，进行所设计的版图结构工艺验证，验证所设计的ttl或mos集成电路gds版图的层号、功能类型和厚度是否符合规范，可提高版图设计的的正确性，可降低成本和提高生产效率；本专利技术在计算机建模和仿真的基础上还设置了教学培训和考评模式，该设计可广泛应用于电子企业的培训及考评和高校高职的集成电路制造技术教学中。
9、优选或可选的，所述步骤一中电路类型为ttl或mos集成电路，线宽≥18nm，所述gds版图文件采用cendence或华大九天集成电路设计工具进行输出，ic版图的每层功能区平面2d图形按层号顺序ip绘制ic版图的每层功能区平面2d图形并重叠放置。
10、优选或可选的，所述步骤二中，绘制ic版图每层版图的3d图形是基于每层功能区平面2d图形，按层号顺序ip、每层功能区厚度和颜色进行重叠间隔放置。
11、在实际设计中，可根据设计工具进行输出内容修改重叠放置方式，优化输出参数，其设计灵活性高，设计效率将得到提升。
12、优选或可选的，所述步骤二中，所述工艺验证步骤是基于步骤一设定的集成电路芯片类型，根据ttl或mos版图的每层的功能类型和厚度规则向量，首先基于层号(1～n)，判断步骤二所设置每层的功能区类型是否正确，再基于功能区类型,判断步骤二所设置的厚度是否正确，其中ttl版图的每层的功能类型和厚度规则向量为：
13、
14、mos版图的每层的功能类型和厚度规则向量为：
15、
16、设计时采用该规则向量的优点在于：基于层数号，容易判断和确定该层的功能和厚度范围。
17、优选或可选的，所述步骤三中的制造工艺流程主要工序包括外沿、氧化、cvd化学淀积、pvd物理淀积、光刻、刻蚀+除胶、反刻+除胶、掺杂+除膜、烧结；其版图结构工艺验证流程根据ttl/mos版图的每层结构实现的制造工艺规则向量，基于功能区类型，判定步骤三所设置版图每层功能区实现的制造工艺流程是否正确，具体而言，ttl/mos版图的每层结构实现的制造工艺规则向量为：
18、
19、设计时采用该规则向量的优点在于：根据功能名称，容易判断和确定实现该功能层的制造工艺的具体工序和顺序。
20、采用了上述技术方案，本专利技术具有以下的有益效果：
21、(1)本专利技术基于典型集成电路ic芯片类型，采用计算机建模与仿真技术进行所设计的版图结构工艺验证，验证所设计的ttl或mos集成电路gds版图的层号、功能类型和厚度是否符合规范，可提高版图设计的的正确性，可降低成本、缩短交货周期，提升设计效率。
22、(2)本专利技术在计算机建模与仿真的基础上还提供了教学培训和考评模式，可广泛应用于电子企业的培训及考评和高校高职的集成电路制造技术教学中。
23、(3)本申请还设计了版图的制造工艺规则向量，采用该设计可基于规则层数号和功能名称判定特定层的功能、厚度范围及制造工艺的具体工序和顺序，以利于进行仿真验证。
本文档来自技高网...【技术保护点】
1.一种集成电路版图设计的制造工艺验证方法，其特征在于：
2.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：
3.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：所述步骤二中，绘制IC版图每层版图的3D图形是基于每层功能区平面2D图形，按层号顺序IP、每层功能区厚度和颜色进行重叠间隔放置。
4.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：所述步骤二中，所述工艺验证步骤是基于步骤一设定的集成电路芯片类型，根据TTL或MOS版图的每层的功能类型和厚度规则向量，首先基于层号(1～N)，判断步骤二所设置每层的功能区类型是否正确，再基于功能区类型，判断步骤二所设置的厚度是否正确，其中TTL版图的每层的功能类型和厚度规则向量为：
5.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：所述步骤三中的制造工艺流程主要工序包括外沿、氧化、CVD化学淀积、PVD物理淀积、光刻、刻蚀+除胶、反刻+除胶、掺杂+除膜、烧结；其版图结构工艺验证流程根据TTL/M
...【技术特征摘要】
1.一种集成电路版图设计的制造工艺验证方法，其特征在于：
2.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：
3.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：所述步骤二中，绘制ic版图每层版图的3d图形是基于每层功能区平面2d图形，按层号顺序ip、每层功能区厚度和颜色进行重叠间隔放置。
4.根据权利要求1所述的一种集成电路版图设计的制造工艺验证方法，其特征在于：所述步骤二中，所述工艺验证步骤是基于步骤一设定的集成电路芯片类型，根据ttl或mos版图的每层的功能类型和厚度规则向量，首先基于层...
【专利技术属性】
技术研发人员：龙绪明，黄昊，龙震，闫明，顾晓清，许晓健，缪妹，潘明勇，刘珊珊，
申请(专利权)人：常州奥施特信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。