基于FPGA的数据选择装置及方法制造方法及图纸

技术编号:40546005 阅读:15 留言:0更新日期:2024-03-05 19:03
本发明专利技术涉及一种基于FPGA的数据选择装置及方法,该装置包括:第一预筛选模块、第二预筛选模块以及汇聚模块;第一预筛选模块,包括第一存储器、第一比较器;第一比较器用于接收第一路数据,以及将第一路数据中的特征值与第二预筛选模块中存储的特征值进行比较;第二预筛选模块,包括第二存储器、第二比较器;第二比较器用于接收第二路数据,以及将第二路数据中的特征值与第一预筛选模块中存储的特征值进行比较;汇聚模块,用于存储并汇聚第一预筛选模块以及第二预筛选模块传输的数据,以及将汇聚数据输出。通过该方式,将大幅减少存储数据所需的缓存空间,进而可以缩短对于两路数据进行选择的时间,即,可以降低双路数据筛选的延时。

【技术实现步骤摘要】

本专利技术涉及数据处理,尤其是一种基于fpga(field programmablegatearray,现场可编程门阵列)的数据选择装置及方法。


技术介绍

1、随着程序化交易的快速发展,证券市场对于快速行情的延时性能要求越来越高。影响行情的速度的因素主要涉及两个方面,一方面是由行情源、行情物理链路以及行情解析等组成的单路行情系统的整体延时,另一方面,由于单路行情无法覆盖全部快速行情,两路行情将弥补单路的延时短板,因此,两路行情数据的优选功能比单路行情更有速度优势。

2、传统的双路行情优选功能在cpu(central processing unit,中央处理器)中实现,cpu会缓存双路的数据,在优选的时候,分别对比两路的特征值,将优先达到的行情数据输出。此过程最大的问题在于,在处理峰值行情数据时cpu会同时缓存两路数据,由于优选后输出带宽小于两路输入带宽之和,而优选处理上又采取轮询判断的方式,从而造成输入数据的积累延时增加,最终削弱了优选的时间优势。

3、另外,传统行情优选先将两路行情数据写入缓存,然后在缓存读取时比较两路数据进行时间本文档来自技高网...

【技术保护点】

1.一种基于FPGA的数据选择装置,其特征在于,包括:第一预筛选模块、第二预筛选模块以及汇聚模块;

2.根据权利要求1所述的装置,其特征在于,所述汇聚模块包括:

3.根据权利要求2所述的装置,其特征在于,所述基于FPGA的数据选择装置还包括:自比较筛选模块;

4.根据权利要求1所述的装置,其特征在于,所述基于FPGA的数据选择装置还包括:自比较筛选模块;

5.根据权利要求1所述的装置,其特征在于,所述第一路数据包括多个第一数据包;每个所述第一数据包均包括特征值;每个所述第一数据包的特征值用于表征该数据包在所述第一路数据中的序号;

...

【技术特征摘要】

1.一种基于fpga的数据选择装置,其特征在于,包括:第一预筛选模块、第二预筛选模块以及汇聚模块;

2.根据权利要求1所述的装置,其特征在于,所述汇聚模块包括:

3.根据权利要求2所述的装置,其特征在于,所述基于fpga的数据选择装置还包括:自比较筛选模块;

4.根据权利要求1所述的装置,其特征在于,所述基于fpga的数据选择装置还包括:自比较筛选模块;

5.根据权利要求1所述的装置,其特征在于,所述第一路数据包括多个第一数据包;每个所述第一数据包均包括特征值;每个所述第一数据包的特征值用于表征该数据包在所述第一路数据中的序号;

6....

【专利技术属性】
技术研发人员:赵金龙应根军金大宇张鑫
申请(专利权)人:上海全创信息科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1