【技术实现步骤摘要】
本公开涉及一种时钟发生器，更具体地，例如但不限于涉及一种包括emi降低控制器和驱动时钟发生器的时钟发生器和包括该时钟发生器的显示装置。
技术介绍
1、随着显示装置性能的提高，待处理的数据量增加。显示装置可以高速运行以处理大量数据，从而提供高分辨率、高质量的图像。
2、为了高速处理数据，必须生成高频时钟信号，并且必须基于生成的时钟信号执行指定的操作。然而，定期生成的高频时钟信号会引起电磁干扰(下文称为emi)。emi可能引起外围电路和装置的故障，因此需要能够降低来自显示装置的emi的方法。
3、在
技术介绍
部分的描述中提供的描述不应仅仅因为其在
技术介绍
部分的描述中被提及或其与
技术介绍
部分的描述相关联而被假设为现有技术。
技术介绍
部分的描述可以包括描述主题技术的一个或更多个方面的信息，并且这部分中的描述不限制本专利技术。
技术实现思路
1、专利技术人已经认识到上述要求和与
技术介绍
相关联的其它限制。因此，本公开涉及一种时钟发生器和包括该时钟发生器的显示装置，其基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题。
2、本公开的目的在于提供一种能够降低由于高频时钟信号引起的emi的影响的时钟发生器和包括该时钟发生器的显示装置。
3、本公开的其他优点、目的和特征将在下面的描述中部分地阐述，并且对于本领域的普通技术人员来说，在研究了下面的内容之后，这些优点、目的和特征将会部分地变得显而易见，或者可以从本公开的实践中获知。本公开的目的和其它优点
4、为了实现这些目的和其它优点，并且根据本公开的目的，如在本文中实施和广泛描述地，时钟发生器包括：振荡器，其被配置为向第一线路输出参考时钟信号；emi降低控制器，其被配置为生成与参考时钟信号抵消的emi降低信号，并且向第二线路输出emi降低信号；以及驱动时钟发生器，其被配置为基于参考时钟信号生成操作时钟信号，该操作时钟信号是通过第一线路输入的参考时钟信号和通过第二线路输入的emi降低信号中的一者。
5、第一线路和第二线路可以各自具有锯齿状结构，并且第一线路的锯齿状结构与第二线路的锯齿状结构彼此面对且交错。
6、时钟发生器还可以包括被配置为使参考时钟信号和emi降低信号的相位同步的延迟补偿器。
7、驱动时钟发生器可以包括：多个复用器，其以树结构连接到第一线路和第二线路，多个复用器被配置为输出施加到第一线路的参考时钟信号；以及多个触发器，其分别连接到多个复用器，多个触发器被配置为基于参考时钟信号生成驱动时钟信号。
8、emi降低信号可以包括用于通过参考时钟信号抵消emi的反相osc信号以及用于屏蔽参考时钟信号的接地信号。
9、emi降低控制器可以包括：反相器，其被配置为使参考时钟信号反相，以生成反相osc信号；以及输出电路，其被配置为输出反相osc信号和接地信号中的被选择的一者。
10、第一线路和第二线路可以设置成在其间具有均匀距离。
11、第一线路可以包括突出到与第二线路相邻的区域的第一突起，第二线路可以包括突出到与第一线路相邻的区域的第二突起，并且第一突起和第二突起可以交替布置。
12、第一突起和第二突起可以布置成使得每个第一突起的端部和第二突起中的对应一个第二突起的端部之间的距离等于或大于该每个第一突起的端部和第二线路之间的垂直距离。
13、每个第一突起的端部和第二突起中的对应一个第二突起的端部之间的距离可以为该每个第一突起的端部的中心点与第二突起中的对应一个第二突起的端部的中心点之间的距离。
14、每个第一突起和每个第二突起可以形成为具有环状形状。
15、在本公开的另一方面，显示装置包括：显示面板；以及定时控制器合并ic(tmic)，其被配置为转换从外部输入的图像信号并且向显示面板供应图像数据，其中，tmic中的每一个包括：振荡器，其被配置为向第一线路输出参考时钟信号；emi降低控制器，其被配置为生成与参考时钟信号抵消的emi降低信号，并且向第二线路输出emi降低信号；以及驱动时钟发生器，其被配置为基于参考时钟信号生成用于向显示面板供应图像数据的操作时钟信号，该操作时钟信号是通过第一线路输入的参考时钟信号和通过第二线路输入的emi降低信号中的一者。
16、显示面板可以包括连接到数据线和选通线的多个像素，并且该显示装置还可以包括选通驱动器ic，其被配置为向选通线供应选通信号。
17、第一线路和第二线路可以各自具有锯齿状结构，第一线路的锯齿状结构与第二线路的锯齿状结构彼此面对且交错。
18、tmic中的每一个还可以包括被配置为使操作时钟信号同步的级联同步控制器。
19、tmic中的一个可以被设置为主tmic，并且tmic中的其它tmic被设置为从tmic，并且级联同步控制器可以被配置为使从tmic的操作时钟信号与主tmic的操作时钟信号同步。
20、tmic中的一个可以被设置为主tmic，并且主tmic可以基于参考时钟信号生成用于控制选通驱动器ic的控制信号，并且可以向选通驱动器ic施加控制信号。
21、tmic还可以包括被配置为使参考时钟信号和emi降低信号的相位同步的延迟补偿器。
22、emi降低信号可以包括用于通过参考时钟信号抵消emi的反相osc信号和用于屏蔽参考时钟信号的接地信号。
23、第一线路和第二线路可以设置成在其间具有均匀距离，第一线路可以包括突出到与第二线路相邻的区域的第一突起，第二线路可以包括突出到与第一线路相邻的区域的第二突起，并且第一突起和第二突起可以交替布置。
24、第一突起和第二突起可以布置成使得每个第一突起的端部和第二突起中的对应一个第二突起的端部之间的距离等于或大于该每个第一突起的端部和第二线路之间的垂直距离。
25、每个第一突起的端部和第二突起中的对应一个第二突起的端部之间的距离可以为该每个第一突起的端部的中心点与第二突起中的对应一个第二突起的端部的中心点之间的距离。
26、每个第一突起和每个第二突起可以被形成为具有环状形状。
27、应当理解，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。
28、根据本公开的实施方式，可以降低由于osc信号引起的emi的影响。
29、根据本公开的实施方式，由于两条线路之间的耦合效应，可以最大化emi降低效果。
30、应当理解，除了如上所述的本公开的效果之外，本领域技术人员将会从本公开的上述描述中清楚地理解本公开的其它优点和特征。
本文档来自技高网...【技术保护点】
1.一种时钟发生器，该时钟发生器包括：
2.根据权利要求1所述的时钟发生器，其中，所述第一线路和所述第二线路各自具有锯齿状结构，所述第一线路的锯齿状结构与所述第二线路的锯齿状结构彼此面对且交错。
3.根据权利要求1所述的时钟发生器，该时钟发生器还包括延迟补偿器，所述延迟补偿器被配置为使所述参考时钟信号的相位和所述EMI降低信号的相位同步。
4.根据权利要求1所述的时钟发生器，其中，所述驱动时钟发生器包括：
5.根据权利要求1所述的时钟发生器，其中，所述EMI降低信号包括用于通过所述参考时钟信号抵消EMI的反相振荡时钟OSC信号以及用于屏蔽所述参考时钟信号的接地信号。
6.根据权利要求5所述的时钟发生器，其中，所述EMI降低控制器包括：
7.根据权利要求1所述的时钟发生器，其中，所述第一线路和所述第二线路被设置成在所述第一线路和所述第二线路之间具有均匀距离。
8.根据权利要求1所述的时钟发生器，其中
9.根据权利要求8所述的时钟发生器，其中，所述第一突起和所述第二突起被布置成使得每个第一
10.根据权利要求9所述的时钟发生器，其中，所述每个第一突起的端部与所述第二突起中的对应一个第二突起的端部之间的距离为所述每个第一突起的端部的中心点与所述第二突起中的对应一个突起的端部的中心点之间的距离。
11.根据权利要求8所述的时钟发生器，其中，每个第一突起和每个第二突起具有环状形状。
12.一种显示装置，该显示装置包括：
13.根据权利要求12所述的显示装置，其中，所述显示面板包括连接到数据线和选通线的多个像素，并且
14.根据权利要求12所述的显示装置，其中，所述第一线路和所述第二线路各自具有锯齿状结构，所述第一线路的锯齿状结构与所述第二线路的锯齿状结构彼此面对且交错。
15.根据权利要求12所述的显示装置，其中，所述TMIC中的每一个TMIC还包括级联同步控制器，所述级联同步控制器被配置为使所述操作时钟信号同步。
16.根据权利要求15所述的显示装置，其中，所述TMIC中的一个TMIC被设置为主TMIC，并且所述TMIC中的其它TMIC被设置为从TMIC，并且
17.根据权利要求13所述的显示装置，其中
18.根据权利要求12所述的显示装置，其中，所述TMIC还包括延迟补偿器，所述延迟补偿器被配置为使所述参考时钟信号的相位和所述EMI降低信号的相位同步。
19.根据权利要求12所述的显示装置，其中，所述EMI降低信号包括用于通过所述参考时钟信号抵消EMI的反相振荡时钟OSC信号和用于屏蔽所述参考时钟信号的接地信号。
20.根据权利要求12所述的显示装置，其中
21.根据权利要求20所述的显示装置，其中，所述第一突起和所述第二突起被布置成使得每个第一突起的端部与所述第二突起中的对应一个第二突起的端部之间的距离等于或大于所述每个第一突起的端部与所述第二线路之间的垂直距离。
22.根据权利要求21所述的显示装置，其中，所述每个第一突起的端部与所述第二突起中的对应一个第二突起的端部之间的距离为所述每个第一突起的端部的中心点与所述第二突起中的对应一个第二突起的端部的中心点之间的距离。
23.根据权利要求20所述的显示装置，其中，每个第一突起和每个第二突起具有环状形状。
...【技术特征摘要】
1.一种时钟发生器，该时钟发生器包括：
2.根据权利要求1所述的时钟发生器，其中，所述第一线路和所述第二线路各自具有锯齿状结构，所述第一线路的锯齿状结构与所述第二线路的锯齿状结构彼此面对且交错。
3.根据权利要求1所述的时钟发生器，该时钟发生器还包括延迟补偿器，所述延迟补偿器被配置为使所述参考时钟信号的相位和所述emi降低信号的相位同步。
4.根据权利要求1所述的时钟发生器，其中，所述驱动时钟发生器包括：
5.根据权利要求1所述的时钟发生器，其中，所述emi降低信号包括用于通过所述参考时钟信号抵消emi的反相振荡时钟osc信号以及用于屏蔽所述参考时钟信号的接地信号。
6.根据权利要求5所述的时钟发生器，其中，所述emi降低控制器包括：
7.根据权利要求1所述的时钟发生器，其中，所述第一线路和所述第二线路被设置成在所述第一线路和所述第二线路之间具有均匀距离。
8.根据权利要求1所述的时钟发生器，其中
9.根据权利要求8所述的时钟发生器，其中，所述第一突起和所述第二突起被布置成使得每个第一突起的端部与所述第二突起中的对应一个第二突起的端部之间的距离等于或大于所述每个第一突起的端部与所述第二线路之间的垂直距离。
10.根据权利要求9所述的时钟发生器，其中，所述每个第一突起的端部与所述第二突起中的对应一个第二突起的端部之间的距离为所述每个第一突起的端部的中心点与所述第二突起中的对应一个突起的端部的中心点之间的距离。
11.根据权利要求8所述的时钟发生器，其中，每个第一突起和每个第二突起具有环状形状。
12.一种显示装置，该显示装置包括：
13.根据权利要求12所述的显示装置，其中，所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。