【技术实现步骤摘要】
本专利技术涉及信息处理，具体涉及一种多处理器间的数据处理方法及数据处理系统。
技术介绍
1、随着仪控设备智能化要求的不断提高，需要的算法也越来越复杂，进而，需要的运算资源也越来越多。若使用单一处理器来处理仪控设备中的复杂算法，则存在数据处理效率低的问题，因此，为了提高数据处理效率，往往使用多处理器协同处理仪控设备中的复杂算法。
2、基于此，如何提高复杂算法在多处理器上的协同处理效率，成为了亟待解决的技术问题。
技术实现思路
1、为了提高复杂算法在多处理器上的协同处理效率，本专利技术提供了一种多处理器间的数据处理方法及数据处理系统。
2、本专利技术的技术方案如下：
3、本专利技术提供一种多处理器间的数据处理方法，应用于数据处理系统，所述数据处理系统包括主处理器和至少两个协处理器，所述方法包括：
4、在各所述协处理器完成数据配置后，所述主处理器向各所述协处理器发送处理前数据；
5、各所述协处理器根据所述处理前数据进行并行运算，且在该运算过程中，各所述协处理器通过所述主处理器逐级共享各层级的中间变量；
6、各所述协处理器输出各自的处理后数据；
7、所述主处理器汇总各所述处理后数据。
8、可选的，各所述协处理器根据所述处理前数据进行并行运算，具体包括：
9、各所述协处理器分别从所述处理前数据中抽取各自所需的目标处理前数据；
10、各所述协处理器根据各自的所述目标处理前数据
11、所述主处理器和各所述协处理器循环执行如下步骤，直至各层级的并行运算所输出的所述中间变量均完成共享：
12、各所述协处理器通过所述主处理器共享任意所述协处理器在当前层级的并行运算中输出的中间变量；
13、各所述协处理器根据获取到的所述当前层级的并行运算中输出的中间变量，进行下一层级的并行运算。
14、可选的，每个所述协处理器中设置有第一双口ram(random access memory，随机存取存储器)和第二双口ram，所述主处理器中设置有第三双口ram，所述第一双口ram和所述第二双口ram可分别通过总线与所述第三双口ram连接；
15、各所述协处理器通过所述主处理器共享任意所述协处理器在当前层级的并行运算中输出的中间变量，具体包括：
16、各所述协处理器中的任一所述协处理器在输出所述当前层级的中间变量后，按照该当前层级的中间变量对应的第一地址编号，将该当前层级的中间变量发送至该协处理器的所述第二双口ram的对应地址空间中，并在该地址空间的数据有效位中写入预设标识；其中，各所述中间变量分别对应一个预设的第一地址编号，且不同所述中间变量所对应的所述第一地址编号不同；
17、在各所述协处理器均完成存储各自输出的所述当前层级的中间变量后，所述主处理器将各所述协处理器的数据有效位中写有所述预设标识的地址空间中的数据提取至所述第三双口ram的相同第一地址编号的地址空间中，得到汇总后的中间变量；
18、所述主处理器按所述汇总后的中间变量中的各所述中间变量的第一地址编号，将所述汇总后的中间变量发送至各所述协处理器的第一双口ram的对应地址空间中。
19、可选的，所述地址空间的数据有效位为该地址空间的最高数据位或最低数据位。
20、可选的，所述主处理器向各所述协处理器发送处理前数据之前，本专利技术的多处理器间的数据处理方法，还包括：
21、所述主处理器向各所述协处理器的第一双口ram发送配置数据；
22、各所述协处理器在所述配置数据中抽取各自所需的目标配置数据；
23、各所述协处理器根据各自的所述目标配置数据，完成数据配置。
24、可选的，各所述协处理器在所述配置数据中抽取各自所需的目标配置数据，具体包括：
25、各所述协处理器根据各自的预设编号，在所述配置数据中抽取各自所需的目标配置数据。
26、可选的，各所述协处理器输出各自的处理后数据，具体包括：
27、各所述协处理器中的任一所述协处理器在输出所述处理后数据后，按照该处理后数据对应的第二地址编号，将该处理后数据发送至该协处理器的所述第二双口ram的对应地址空间中，并在该地址空间的数据有效位中写入所述预设标识；其中，各所述处理后数据分别对应一个预设的第二地址编号，且不同所述处理后数据所对应的所述第二地址编号不同；
28、所述主处理器汇总各所述处理后数据，具体包括：
29、在各所述协处理器均完成存储各自输出的所述处理后数据后，所述主处理器将各所述协处理器的数据有效位中写有所述预设标识的地址空间中的数据提取至所述第三双口ram的相同第二地址编号的地址空间中，得到汇总后的处理后数据。
30、本专利技术还提供了一种数据处理系统，包括：主处理器和至少两个协处理器；
31、所有所述协处理器分别通过对应的总线连接所述主处理器；
32、所述主处理器和所述协处理器共同用于执行如上所述的多处理器间的数据处理方法。
33、可选的，每个所述协处理器中设置有第一双口ram和第二双口ram，所述主处理器中设置有第三双口ram；
34、所述第一双口ram可通过第一总线连接所述第三双口ram；
35、所述第二双口ram可通过第二总线连接所述第三双口ram。
36、可选的，所述第一总线包括第一数据总线、第一地址总线和第一控制总线；
37、所述第二总线包括第二数据总线、第二地址总线和第二控制总线。
38、本专利技术采用上述技术方案，具备如下有益效果：
39、一种多处理器间的数据处理方法，包括通过在各协处理器完成数据配置后，主处理器向各协处理器发送处理前数据；各协处理器根据处理前数据进行并行运算，且在该运算过程中，各协处理器通过主处理器逐级共享各层级的中间变量；各协处理器输出各自的处理后数据；主处理器汇总各处理后数据。基于此，由于各协处理器通过主处理器逐级共享各层级的中间变量，使得提高了中间变量的共享效率，进而使得本专利技术能够提高复杂算法在多处理器上的协同处理效率。
本文档来自技高网...【技术保护点】
1.一种多处理器间的数据处理方法，其特征在于，应用于数据处理系统，所述数据处理系统包括主处理器和至少两个协处理器，所述方法包括：
2.根据权利要求1所述的多处理器间的数据处理方法，其特征在于，各所述协处理器根据所述处理前数据进行并行运算，具体包括：
3.根据权利要求2所述的多处理器间的数据处理方法，其特征在于，每个所述协处理器中设置有第一双口RAM和第二双口RAM，所述主处理器中设置有第三双口RAM，所述第一双口RAM和所述第二双口RAM分别通过总线与所述第三双口RAM连接；
4.根据权利要求3所述的多处理器间的数据处理方法，其特征在于，所述地址空间的数据有效位为该地址空间的最高数据位或最低数据位。
5.根据权利要求3所述的多处理器间的数据处理方法，其特征在于，所述主处理器向各所述协处理器发送处理前数据之前，还包括：
6.根据权利要求5所述的多处理器间的数据处理方法，其特征在于，各所述协处理器在所述配置数据中抽取各自所需的目标配置数据，具体包括：
7.根据权利要求3所述的多处理器间的数据处理方法，其特征在于，
8.一种数据处理系统，其特征在于，包括：主处理器和至少两个协处理器；
9.根据权利要求8所述的数据处理系统，其特征在于，每个所述协处理器中设置有第一双口RAM和第二双口RAM，所述主处理器中设置有第三双口RAM；
10.根据权利要求9所述的数据处理系统，其特征在于，所述第一总线包括第一数据总线、第一地址总线和第一控制总线；
...【技术特征摘要】
1.一种多处理器间的数据处理方法，其特征在于，应用于数据处理系统，所述数据处理系统包括主处理器和至少两个协处理器，所述方法包括：
2.根据权利要求1所述的多处理器间的数据处理方法，其特征在于，各所述协处理器根据所述处理前数据进行并行运算，具体包括：
3.根据权利要求2所述的多处理器间的数据处理方法，其特征在于，每个所述协处理器中设置有第一双口ram和第二双口ram，所述主处理器中设置有第三双口ram，所述第一双口ram和所述第二双口ram分别通过总线与所述第三双口ram连接；
4.根据权利要求3所述的多处理器间的数据处理方法，其特征在于，所述地址空间的数据有效位为该地址空间的最高数据位或最低数据位。
5.根据权利要求3所述的多处理器间的数据处理方...
【专利技术属性】
技术研发人员：陈乃奎，张春雷，柏祥基，马建新，张智慧，马洪杰，陈银杰，史雄伟，程康，周飞，姜智锐，李乐，张晓冬，李萌，
申请(专利权)人：北京广利核系统工程有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。