基于相移电子散斑干涉技术预测集成电路工作寿命的方法技术

本发明专利技术公开一种基于相移电子散斑干涉技术预测集成电路工作寿命的方法，通过相移电子散斑干涉技术，测量集成电路试件封装表面在温度加速寿命试验下的封装表面离面位移变化规律，确定失效点，并根据失效点离面位移量和温度曲线关系计算失效激活能，最后根据建立的寿命预测模型对其寿命进行预测。该方法可在测量集成电路试件芯片表面位移的同时测量整个表面的信息，并可实现在线连续检测，同时测量更加准确。

【技术实现步骤摘要】

本专利技术涉及集成电路试件可靠性分析与寿命预测领域，特别涉及一种基于相移电 子散斑干涉技术预测集成电路工作寿命的方法。
技术介绍
随着电子技术的发展，电子集成电路试件新品种越来越多，可靠性试验技术难度 越来越大，各种试验检测装置、试验检测技术、试验评价方法也在不断的发展。目前集成电 路试件芯片的工作寿命的预测主要是选择加速寿命试验中测试电学参数的变化作为失效 判据来计算失效激活能，进而通过有限元模拟来推算芯片工作寿命。由于加速寿命试验过 程中集成电路试件芯片的电学参数时刻发生着变化，因此要正确测量只能待加速寿命试验 完成以后才能准确测量参数值，因此测试时间相对较长，测试过程比较复杂。另外，有限元 分析模拟评估集成电路试件芯片的可靠性是根据芯片工作的环境进行模拟，但是由于在实 际工作中，环境因素交多，模拟计算存在较大的误差，不能较为准确的评估芯片现场工作寿 命。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于相移电子散斑干涉技术预测集成电 路工作寿命的方法，该方法能够预估出集成电路试件工作寿命，并具有高精度，高灵敏度， 抗干扰强，测试方便，测试时间短的优点。为解决上述问题，本专利技术所设计的，其特征是包括如下步 骤1)建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放置在搭 建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时给试件 施加正常水平的恒定电应力；2)测试五步位移的光强，并通过下述公式求解出集成电路试件表面的任一点的包裹相位值P’ O,力 式中，五步相移的相位调制分别_2α，-α ,0, α ,2α , α为每步相移量，IiG = 1， 2,3,4,5)为每步的光强；之后再进行解包裹运算，得到真实的相位值识(X，力；3)根据下述公式得出离面位移值 式中，As(X，y)为任意一点的离面位移值，为解包裹后的真实相位值，λ为 激光波长；4)结合温度施加过程得出离面位移与温度的曲线关系，由此判断集成电路试件的 寿命长短。为了能够对所测集成电路试件的工作寿命进行进一步预测，从而得出其工作寿命 的具体时间，上述步骤4)还包括有如下步骤①根据所得离面位移数据，拟合In(ASZT2Stl)和-1/Τ曲线，即 w Δ5 , , Q.l . WnVm、 其中A' =Α/\，A为一常数值，Stl为芯片表面初始位移值，AS为离面位移值，T 为测试时的温度，k波尔兹曼常数，j为电流密度，V为工作电压值，η为电流密度幂指数因 子，m为电压幂指数因子，Q为失效激活能，β为温度变化率；上述曲线即为失效机理一致判 别曲线，该曲线的拐点位置为失效机理变化的温度点，由此即可得出失效机理一致的温度 范围；②通过下式提取出在失效机理一致的温度范围内集成电路试件的失效激活能； 其中，T1 T2和T3 T4为同一失效机理下的两个不同的时间段，Δ S1为T1 T2 区间内的离面位移，AS2为T3 T4区间段内的离面位移，S1为芯片表面T1时的位移值，S2 为芯片表面T3时的位移值，Q为失效激活能，k波尔兹曼常数，T为测试时的温度。③将上述求出的失效激活能代入下述寿命预测模型，即 得出不同温度Ti条件下集成电路试件的工作寿命τ，其中T' i T' 2温度范围 内集成电路的失效机理与常温工作环境温度Ti的失效机理一致，Q为失效激活能，β为温 度变化率，k为波尔兹曼常数，T为测试时的温度。上述方案所述温控系统最好为加热箱，集成电路试件一夹持件夹持放置在该加热 箱的内部，上述夹持件的夹持方法能够不影响集成电路试件的自由变形。上述方案所述光学测试平台最好为泰曼一格林干涉仪。上述方案所述步骤②中，在对集成电路试件的失效激活能进行提取时，还包括根 据离面位于数据对失效机理进行判别，保证集成电路试件在所施加的温度应力条件下失效 机理与常温工作条件的失效机理一致的步骤。与现有技术相比，本专利技术通过相移电子散斑干涉技术，测量集成电路试件封装表 面在温度加速寿命试验下的封装表面离面位移变化规律，确定失效点，并根据失效点离面 位移量和温度曲线关系计算失效激活能，最后根据建立的寿命预测模型对其寿命进行预 测。该方法可在测量集成电路试件芯片表面位移的同时测量整个表面的信息，并可实现在 线连续检测，同时测量更加准确；此外相移电子散斑干涉技术具有极高的相位测量准确性、较高的抗干扰特性、测量结果不受背景光强的影响等优点，非常适合进行电子封装应力及 热应变的分析测试，并且随着图像处理技术、计算机辅助数据处理技术的引入以及各种方 法的综合应用，可以实现自动测试。附图说明图1为本专利技术优选实施例的原理示意图；图2为本专利技术优选实施例光学测试平台的结构图；图3为经过五步相移后所得的包裹相位图；图4为按行列解包裹相位所得的解包裹相位图；图5为校正后的真实相位图；图6为根据相位解包裹图所得的试件表面各点的离面位移值。 具体实施例方式图1为本专利技术一种，包 括如下步骤步骤一、建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放 置在搭建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时 给试件施加正常水平的恒定电应力。本专利技术的测量系统以光学干涉测量为基础，对连续表面微形貌进行测量。干涉条 纹是干涉场上光程差相同的点的轨迹，光程差S是干涉系统两条光路的几何路程1与相应 的介质折射率的乘积之差，即δ = 1ιηι-12η2(1)式中，I1和I2为两条光路的几何路程，Ii1和Ii2为两条光路的折射率。干涉条纹的 形状、间隔、以及位置的变化，均与光程差的变化有关，因此根据干涉条纹的变化，不但可以 直接测量长度以及折射率，而且可以间接测量与光程有确定关系的其他几何量及物理量， 例如角度、粗糙度、平面度、直线度、气体或者液体的含量、光学元件的面形、光学材料的内 部缺陷，粗糙表面形貌等，都可以用干涉方法进行高精度的测量。干涉测量的最大特点是它 具有很高的灵敏度及精度，现代科技的各个领域以及所有的光学工厂都以干涉作为有力的 测量根据。干涉计量本质上是以光波波长为单位来计量的，不同的测量方式存在较大的差 别，相移电子散斑技术干涉测量具有高精度、高灵敏度和抗干扰强优点，其缺点是难于在动 态测量中准确实现。传统的干涉测量精度较低，通常分辨率只能达到半个波长，抗干扰能力 低，易受环境影响，但具有直观简单的特点，能够用于在线动态检测。要精确的得到芯片在 加速寿命中的表面微形貌，相移干涉技术以其无接触、全场测量、高精度的优势成为本系统 设计首选。相移干涉技术即采用人为的方法在参考光中引入一已知的相位调制量，比较干 涉场中某一点在不同相位下的光强变化来求得被测物体的相位分布，这样一次测量就能直 接得到整个被测量表面的相位信息分布，极大的提高了测量效率。能够实现相移的方法可以是压电陶瓷晶体(PZT)法、电光晶体法、液晶相移器法、 旋转平晶法。本专利技术优选实施例的光学测试平台采用泰曼一格林干涉仪，即通过压电陶瓷6晶体法来实现相移。泰曼一格林干涉仪的结构示意图如图2所示，其主要由激光器、第一 反射镜、扩束镜、分束棱镜、参考反射镜、压电陶瓷晶体、驱动电源、成像物镜、电耦合元件 (CCD)、图像采集卡和计算机组成。电耦合元件经图像采集卡与计算机的输入端相连，计算 本文档来自技高网...

【技术保护点】
基于相移电子散斑干涉技术预测集成电路工作寿命的方法，其特征是包括如下步骤：１）建立一套基于相移电子散斑技术的光学测试平台，并将集成电路试件放置在搭建好的光学测试平台上，利用温控系统给集成电路试件施加序进的温度应力，同时给试件施加正常水平的恒定电应力；２）测试五步位移的光强，并通过下述公式求解出集成电路试件表面的任一点的包裹相位值φ′（ｘ，ｙ）φ′（ｘ，ｙ）＝ａｒｇｔａｎ｛１－ｃｏｓ２α／ｓｉｎａ×Ｉ↓［２］（ｘ，ｙ）－Ｉ↓［４］（ｘ，ｙ）／２Ｉ↓［３］（ｘ，ｙ）－Ｉ↓［５］（ｘ，ｙ）－Ｉ↓［１］（ｘ，ｙ）｝式中，五步相移的相位调制分别－２α，－α，０，α，２α，α为每步相移量，Ｉ↓［ｉ］（ｉ＝１，２，３，４，５）为每步的光强；之后再进行解包裹运算，得到真实的相位值φ（ｘ，ｙ）；３）根据下述公式得出离面位移值Δｓ（ｘ，ｙ）＝λ／４πφ（ｘ，ｙ）式中，Δｓ（ｘ，ｙ）为任意一点的离面位移值，φ（ｘ，ｙ）为解包裹后的真实相位值，λ为激光波长；４）结合温度施加过程得出离面位移与温度的曲线关系，由此判断集成电路试件的寿命长短。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁纵横，范刚，熊显名，张丽娟，宋美杰，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：45[中国|广西]