System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种抗干扰5G射频拉远单元制造技术_技高网

一种抗干扰5G射频拉远单元制造技术

技术编号:40485464 阅读:3 留言:0更新日期:2024-02-26 19:18
本申请公开了一种抗干扰5G射频拉远单元,包括通过环行器连接的转换开关、下行链路和信号接收模组,转换开关上连接有低噪声放大器链路和下行检测链路,转换开关用于切换环行器与下行检测链路或环行器与低噪声放大器链路的信号传输,下行检测链路、下行链路、扫频链路和低噪声放大器链路均连接在FPGA上,扫频链路用于获取信号接收模组处理后的信号的频谱信息,FPGA根据频谱信息控制低噪声放大器链路中低噪声放大器的接入与断开,以使低噪声放大器仅对信号强度较弱的信号进行放大,提供了一种避免放大信号强度较强的上行信号的5G射频拉远单元,至少解决了会对信号强度较强的上行信号进行放大,导致上行信号的信噪比降低的问题。

【技术实现步骤摘要】

本申请涉及移动通信,尤其涉及一种抗干扰5g射频拉远单元。


技术介绍

1、天线传输的信号中存在信号强度非常微弱的信号,在接收端,需要对这些微弱信号进行检测和处理,以便提取出有用的信息,常用的方法是通过放大器来增强信号强度,但是这样也会增加噪声的干扰,因此,需要采用一些信号处理技术来提高信噪比,例如滤波、降噪等。

2、但天线传输的信号也存在信号强度较强的信号,在对天线传输的上行信号进行放大时,会对信号强度较强的上行信号进行放大,从而导致上行信号的信噪比降低和接收上行信号的设备过载。


技术实现思路

1、本申请的主要目的在于提供一种抗干扰5g射频拉远单元,至少解决了在对天线传输的信号进行放大时,会对信号强度较强的信号进行放大,从而导致信号的信噪比降低和接收信号的设备过载的问题。

2、一种抗干扰5g射频拉远单元,包括通过环行器连接的转换开关sw1、下行链路和信号接收模组,所述转换开关sw1上连接有低噪声放大器lna链路和下行检测链路,所述转换开关sw1用于切换所述环行器与所述下行检测链路或所述环行器与所述低噪声放大器lna链路的信号传输,所述下行检测链路、所述下行链路和所述低噪声放大器lna链路均连接在fpga上,所述fpga上还连接有用于监测低噪声放大器lna链路输入端的扫频链路,所述扫频链路用于获取第二上行信号的频谱信息,所述第二上行信号为所述信号接收模组处理后的信号,所述fpga根据所述频谱信息控制所述低噪声放大器lna链路中低噪声放大器lna的接入与断开。p>

3、可选的,所述信号接收模组包括与所述环行器和天线连接的腔体滤波器,所述腔体滤波器用于接收天线发送的第一上行信号,对所述第一上行信号进行过滤,获得第二上行信号,当所述转换开关sw1切换至所述低噪声放大器lna链路输入端时,将所述第二上行信号传输至所述低噪声放大器lna链路。

4、可选的,所述低噪声放大器lna链路包括依次连接的转换开关sw3、旁路电路、混频器1、中频滤波器bpf、中频放大器1和模数转换器adc1,所述旁路电路包括低噪声放大器lna和另一支路,所述低噪声放大器lna的输出端与所述另一支路连接,所述转换开关sw3设置在所述低噪声放大器lna与所述另一支路之间,所述转换开关sw3用于切换所述低噪声放大器lna链路输入端与低噪声放大器lna或低噪声放大器lna链路输入端与所述另一支路的信号传输,所述低噪声放大器lna用于当所述转换开关sw3切换至低噪声放大器lna输入端时,对所述第二上行信号进行放大,获得第三上行信号,将所述第三上行信号传输至所述混频器1,所述混频器1将所述第三上行信号与本振l03输入的信号进行混频后,并将混频后得到的第一混频信号输出至所述中频滤波器bpf,所述另一支路用于当所述转换开关sw3切换至所述另一支路的一端时,将所述第二上行信号传输至所述混频器1,所述混频器1将所述第二上行信号与所述本振l03输入的信号进行混频后,并将混频后得到的第二混频信号输出至所述中频滤波器bpf。

5、可选的,所述中频滤波器bpf用于过滤所述第一混频信号中的干扰信号或所述第二混频信号中的干扰信号,获得有用信号,将所述有用信号输出至所述中频放大器1,所述中频放大器1用于对所述有用信号进行放大后,通过所述模数转换器adc1将放大后的所述有用信号输入fpga。

6、可选的,所述扫频链路包括依次连接的扫频电路、混频器2、中频放大器2和模数转换器adc2,所述扫频电路用于监测低噪声放大器lna链路输入端的第二上行信号,并将监测到的第二上行信号输出到所述混频器2,所述混频器2将扫频电路输入的第二上行信号与本振l02输入的信号进行混频后,并将混频后得到的第三混频信号输出到所述中频放大器2,所述中频放大器2对所述第三混频信号进行放大后,通过模数转换器adc2将放大后的所述第三混频信号输入fpga。

7、可选的,所述fpga对第一数字信号进行解码,获得所述第二上行信号的频谱信息,所述第一数字信号为由所述模数转换器adc2通过对所述第三混频信号进行转换获得的信号,根据所述频谱信息,获得第二上行信号的电平,判断所述电平是否超过低噪声放大器lna的接收门限,如果所述电平超过低噪声放大器lna的接收门限,则将转换开关sw3切换到另一支路端,如果所述电平未超过低噪声放大器lna的接收门限,则将转换开关sw3切换到低噪声放大器lna输入端。

8、可选的,所述fpga根据所述频谱信息,获得第二上行信号的频率,根据所述第二上行信号的频率和预设频率范围,将频率超过预设频率范围的信号设置为干扰信号,将频率未超过预设频率范围的信号设置为有用信号。

9、可选的,所述下行检测链路包括依次连接的转换开关sw2、输出功率检测支路opd、反射功率检测支路rpd、混频器3、中频放大器3和模数转换器adc3,所述转换开关sw2设置在所述输出功率检测支路opd与所述反射功率检测支路rpd之间,所述转换开关sw2用于切换所述混频器3与所述输出功率支路opd或所述混频器3与所述反射功率检测支路rpd,所述混频器3将输出功率检测支路opd输入的信号或所述反射功率检测支路rpd输入的信号与本振l01输入的信号进行混频后,将混频后得到的第五混频信号输出到中频放大器3,所述中频放大器3对所述第五混频信号进行放大后,通过所述模数转换器adc3将放大后的所述第五混频信号输入fpga。

10、可选的,所述fpga用于接收基站发送的光信号,将所述光信号传输至下行链路,所述下行链路包括依次连接的数模转换器dac、与所述数模转换器dac连接的低频滤波器lpf1和与所述数模转换器dac连接的低频滤波器lpf2、混频器4、放大器和功率放大器pa,所述数模转换器dac用于接收所述光信号,并将所述光信号转换为第一下行信号,所述低频滤波器lpf用于对所述第一下行信号进行滤波处理,获得第二下行信号,所述混频器4将所述第二下行信号与本振l01输入的信号进行混频,并将混频后得到的第四混频信号输出到放大器。

11、可选的,所述放大器对所述第四混频信号进行放大,并将放大后得到的第四混频信号输出到功率放大器pa,所述功率放大器pa对所述第四混频信号的功率进行放大,通过环行器将功率放大后的第四混频信号输入天线。

12、本专利技术与现有技术相比,具有如下的优点和有益效果:

13、本申请公开了一种抗干扰5g射频拉远单元,包括通过环行器连接的转换开关sw1、下行链路和信号接收模组,转换开关sw1上连接有低噪声放大器lna链路和下行检测链路,转换开关sw1用于切换环行器与下行检测链路或环行器与低噪声放大器lna链路的信号传输,下行检测链路、下行链路、扫频链路和低噪声放大器lna链路均连接在fpga上,扫频链路用于获取信号接收模组处理后的信号的频谱信息,fpga根据频谱信息控制低噪声放大器lna链路中低噪声放大器lna的接入与断开,以使低噪声放大器lna仅对信号强度较弱的信号进行放大,采用本方案,可以在解调上行信号本文档来自技高网...

【技术保护点】

1.一种抗干扰5G射频拉远单元,其特征在于,包括通过环行器连接的转换开关SW1、下行链路和信号接收模组,所述转换开关SW1上连接有低噪声放大器LNA链路和下行检测链路,所述转换开关SW1用于切换所述环行器与所述下行检测链路或所述环行器与所述低噪声放大器LNA链路的信号传输,所述下行检测链路、所述下行链路和所述低噪声放大器LNA链路均连接在FPGA上,所述FPGA上还连接有用于监测低噪声放大器LNA链路输入端的扫频链路,所述扫频链路用于获取第二上行信号的频谱信息,所述第二上行信号为所述信号接收模组处理后的信号,所述FPGA根据所述频谱信息控制所述低噪声放大器LNA链路中低噪声放大器LNA的接入与断开。

2.如权利要求1所述的一种抗干扰5G射频拉远单元,其特征在于,所述信号接收模组包括与所述环行器和天线连接的腔体滤波器,所述腔体滤波器用于接收天线发送的第一上行信号,对所述第一上行信号进行过滤,获得第二上行信号,当所述转换开关SW1切换至所述低噪声放大器LNA链路输入端时,将所述第二上行信号传输至所述低噪声放大器LNA链路。

3.如权利要求1所述的一种抗干扰5G射频拉远单元,其特征在于,所述低噪声放大器LNA链路包括依次连接的转换开关SW3、旁路电路、混频器1、中频滤波器BPF、中频放大器1和模数转换器ADC1,所述旁路电路包括低噪声放大器LNA和另一支路,所述低噪声放大器LNA的输出端与所述另一支路连接,所述转换开关SW3设置在所述低噪声放大器LNA与所述另一支路之间,所述转换开关SW3用于切换所述低噪声放大器LNA链路输入端与低噪声放大器LNA或低噪声放大器LNA链路输入端与所述另一支路的信号传输,所述低噪声放大器LNA用于当所述转换开关SW3切换至低噪声放大器LNA输入端时,对所述第二上行信号进行放大,获得第三上行信号,将所述第三上行信号传输至所述混频器1,所述混频器1将所述第三上行信号与本振L03输入的信号进行混频后,并将混频后得到的第一混频信号输出至所述中频滤波器BPF,所述另一支路用于当所述转换开关SW3切换至所述另一支路的一端时,将所述第二上行信号传输至所述混频器1,所述混频器1将所述第二上行信号与所述本振L03输入的信号进行混频后,并将混频后得到的第二混频信号输出至所述中频滤波器BPF。

4.如权利要求3所述的一种抗干扰5G射频拉远单元,其特征在于,所述中频滤波器BPF用于过滤所述第一混频信号中的干扰信号或所述第二混频信号中的干扰信号,获得有用信号,将所述有用信号输出至所述中频放大器1,所述中频放大器1用于对所述有用信号进行放大后,通过所述模数转换器ADC1将放大后的所述有用信号输入FPGA。

5.如权利要求1所述的一种抗干扰5G射频拉远单元,其特征在于,所述扫频链路包括依次连接的扫频电路、混频器2、中频放大器2和模数转换器ADC2,所述扫频电路用于监测低噪声放大器LNA链路输入端的第二上行信号,并将监测到的第二上行信号输出到所述混频器2,所述混频器2将扫频电路输入的第二上行信号与本振L02输入的信号进行混频后,并将混频后得到的第三混频信号输出到所述中频放大器2,所述中频放大器2对所述第三混频信号进行放大后,通过模数转换器ADC2将放大后的所述第三混频信号输入FPGA。

6.如权利要求5所述的一种抗干扰5G射频拉远单元,其特征在于,所述FPGA对第一数字信号进行解码,获得所述第二上行信号的频谱信息,所述第一数字信号为由所述模数转换器ADC2通过对所述第三混频信号进行转换获得的信号,根据所述频谱信息,获得第二上行信号的电平,判断所述电平是否超过低噪声放大器LNA的接收门限,如果所述电平超过低噪声放大器LNA的接收门限,则将转换开关SW3切换到另一支路端,如果所述电平未超过低噪声放大器LNA的接收门限,则将转换开关SW3切换到低噪声放大器LNA输入端。

7.如权利要求6一种抗干扰5G射频拉远单元,其特征在于,所述FPGA根据所述频谱信息,获得第二上行信号的频率,根据所述第二上行信号的频率和预设频率范围,将频率超过预设频率范围的信号设置为干扰信号,将频率未超过预设频率范围的信号设置为有用信号。

8.如权利要求1所述的一种抗干扰5G射频拉远单元,其特征在于,所述下行检测链路包括依次连接的转换开关SW2、输出功率检测支路OPD、反射功率检测支路RPD、混频器3、中频放大器3和模数转换器ADC3,所述转换开关SW2设置在所述输出功率检测支路OPD与所述反射功率检测支路RPD之间,所述转换开关SW2用于切换所述混频器3与所述输出功率支路OPD或所述混频器3与所述反射功率检测支路RPD,所述混频器3将输出功率检测支路OPD输入的信号或所述反射功...

【技术特征摘要】

1.一种抗干扰5g射频拉远单元,其特征在于,包括通过环行器连接的转换开关sw1、下行链路和信号接收模组,所述转换开关sw1上连接有低噪声放大器lna链路和下行检测链路,所述转换开关sw1用于切换所述环行器与所述下行检测链路或所述环行器与所述低噪声放大器lna链路的信号传输,所述下行检测链路、所述下行链路和所述低噪声放大器lna链路均连接在fpga上,所述fpga上还连接有用于监测低噪声放大器lna链路输入端的扫频链路,所述扫频链路用于获取第二上行信号的频谱信息,所述第二上行信号为所述信号接收模组处理后的信号,所述fpga根据所述频谱信息控制所述低噪声放大器lna链路中低噪声放大器lna的接入与断开。

2.如权利要求1所述的一种抗干扰5g射频拉远单元,其特征在于,所述信号接收模组包括与所述环行器和天线连接的腔体滤波器,所述腔体滤波器用于接收天线发送的第一上行信号,对所述第一上行信号进行过滤,获得第二上行信号,当所述转换开关sw1切换至所述低噪声放大器lna链路输入端时,将所述第二上行信号传输至所述低噪声放大器lna链路。

3.如权利要求1所述的一种抗干扰5g射频拉远单元,其特征在于,所述低噪声放大器lna链路包括依次连接的转换开关sw3、旁路电路、混频器1、中频滤波器bpf、中频放大器1和模数转换器adc1,所述旁路电路包括低噪声放大器lna和另一支路,所述低噪声放大器lna的输出端与所述另一支路连接,所述转换开关sw3设置在所述低噪声放大器lna与所述另一支路之间,所述转换开关sw3用于切换所述低噪声放大器lna链路输入端与低噪声放大器lna或低噪声放大器lna链路输入端与所述另一支路的信号传输,所述低噪声放大器lna用于当所述转换开关sw3切换至低噪声放大器lna输入端时,对所述第二上行信号进行放大,获得第三上行信号,将所述第三上行信号传输至所述混频器1,所述混频器1将所述第三上行信号与本振l03输入的信号进行混频后,并将混频后得到的第一混频信号输出至所述中频滤波器bpf,所述另一支路用于当所述转换开关sw3切换至所述另一支路的一端时,将所述第二上行信号传输至所述混频器1,所述混频器1将所述第二上行信号与所述本振l03输入的信号进行混频后,并将混频后得到的第二混频信号输出至所述中频滤波器bpf。

4.如权利要求3所述的一种抗干扰5g射频拉远单元,其特征在于,所述中频滤波器bpf用于过滤所述第一混频信号中的干扰信号或所述第二混频信号中的干扰信号,获得有用信号,将所述有用信号输出至所述中频放大器1,所述中频放大器1用于对所述有用信号进行放大后,通过所述模数转换器adc1将放大后的所述有用信号输入fpga。

5.如权利要求1所述的一种抗干扰5g射频拉远单元,其特征在于,所述扫频链路包括依次连接的扫频电路、混频器2、中频放大器2和模数转换器adc2,所述扫频电路用于监测低噪声放大器lna链路输入端的第二上行信号,并将监测到的第二上行信号...

【专利技术属性】
技术研发人员:赵建平魏斌周逦
申请(专利权)人:成都芯通软件有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1