【技术实现步骤摘要】
本申请涉及电子线路，具体涉及一种用于芯片的静电放电电路及电子设备。
技术介绍
1、芯片是现代信息社会的重要组成部分，随着芯片深入到社会生活的各个方面，保证芯片安全可靠已经十分重要。静电放电(electrostatic discharge，简称esd)是指具有不同静电电位的物体互相靠近或直接接触引起的电荷转移，是芯片制造和使用过程中最易造成芯片损坏的因素之一。在实际应用中通常采用设置泄放电路的方式保护芯片不受静电放电损害，但是现有的协防电路通常需要采用专门的esd器件，这些esd器件面积较大，使得泄放电路占据面积较大。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
2、本专利技术提供了一种用于芯片的静电放电电路，包括：电源；保护电路，所述保护电路包括输入端和输出端，所述保护电路的输入端连接所述芯片的输入端，所述保护电路的输出端连接所述芯片的输出端；第一泄放支路，所述第一泄放支路的第一端接地，所述第一泄放支路的第二端连接所述电源；第二泄放支路，所述第二泄放支路的第一端接地，所述第二泄放支路的第二端连接所述电源，所述第二泄放支路的第三端连接所述第一泄放支路的第三端；检测支路，所述检测支路的第一端连接所述电源，所述检测支路的第二端接地，所述检测支路的第三端连接所述第一泄放支
3、示例性地，所述第一泄放支路相对于所述第二泄放支路更靠近所述保护电路的输入端，所述第二泄放支路相对于所述第一泄放支路更靠近所述保护电路的输出端。
4、示例性地，所述保护电路还包括：第一耗能元件，所述第一耗能元件的第一端连接所述保护电路的输入端，所述第一耗能元件的第二端连接所述芯片的输入端；第一单向导通元件，所述第一单向导通元件的第一端连接所述第一耗能元件的第二端，所述第一单向导通元件的第二端连接所述电源；第二单向导通元件，所述第二单向导通元件的第一端接地，所述第二单向导通元件的第二端连接所述第一耗能元件的第二端；第三单向导通元件，所述第三单向导通元件的第一端连接所述电源，所述第三单向导通元件的第二端连接所述保护电路的输出端，所述第三单向导通元件的第三端连接所述芯片的第一输出端；第四单向导通元件，所述第四单向导通元件的第一端接地，所述第四单向导通元件的第二端连接所述保护电路的输出端，所述第三单向导通元件的第三端连接所述芯片的第二输出端。
5、示例性地，所述第一单向导通元件包括第一二极管，所述第一单向导通元件的第一端为所述第一二极管的正极，所述第一单向导通元件的第二端为所述第一二极管的负极；所述第二单向导通元件包括第二二极管，所述第二单向导通元件的第一端为所述第二二极管的正极，所述第二单向导通元件的第二端为所述第二二极管的负极。
6、示例性地，所述第三单向导通元件包括第一pmos管，所述第三单向导通元件的第一端为所述第一pmos管的源极，所述第三单向导通元件的第二端为所述第一pmos管的漏极，所述第三单向导通元件的第三端为所述第一pmos管的栅极；所述第四单向导通元件包括第二nmos管，所述第四单向导通元件的第一端为所述第二nmos管的源极，所述第四单向导通元件的第二端为所述第二nmos管的漏极，所述第四单向导通元件的第三端为所述第二nmos管的栅极。
7、示例性地，所述第一泄放支路包括第一泄放开关，所述第二泄放支路包括第二泄放开关。
8、示例性地，所述第一泄放开关包括第一泄放nmos管，所述第一泄放开关的第一端为所述第一泄放nmos管的源极，所述第一泄放开关的第二端为所述第一泄放nmos管的漏极，所述第一泄放开关的第三端为所述第一泄放nmos管的栅极；所述第二泄放开关包括第二泄放nmos管，所述第二泄放开关的第一端为所述第二泄放nmos管的源极，所述第二泄放开关的第二端为所述第二泄放nmos管的漏极，所述第二泄放开关的第三端为所述第二泄放nmos管的栅极。
9、示例性地，所述检测支路包括第一检测支路和第二检测支路，所述第一检测支路的第一端连接所述电源，所述第一检测支路的第二端接地，所述第一检测支路的第三端连接所述第一泄放支路的第三端；所述第二检测支路的第一端连接所述电源，所述第二检测支路的第二端接地，所述第二检测支路的第三端连接所述第二泄放支路的第三端。
10、示例性地，所述第一检测支路包括：第一耗能元件，所述第一耗能元件的第一端连接所述电源；第一储能元件，所述第一储能元件的第一端连接所述第一耗能元件，所述第一储能元件的第二端接地；第一反相器，所述第一反相器的输入端连接所述第一储能元件的第一端，所述第一反相器的输出端连接所述第一泄放支路的第三端。
11、示例性地，第二耗能元件，所述第二耗能元件的第一端连接所述电源；第二储能元件，所述第二储能元件的第一端连接所述第二耗能元件，所述第二储能元件的第二端接地；第二反相器，所述第二反相器的输入端连接所述第二储能元件的第一端，所述第二反相器的输出端连接所述第二泄放支路的第三端。
12、根据本申请的另一方面，还提供一种电子设备，所述电子设备包括上述的静电放电电路。
13、本申请提供的用于芯片的静电放电电路通过电源供电，通过检测支路在检测到静电时控制第一泄放支路和第二泄放支路导通，并通过保护电路、第一泄放支路和第二泄放支路组成的回路泄放静电，提高了泄放电路的保护性能，使得在不降低保护性能的前提下可使用普通器件组成静电放电电路，减小了静电放电电路的面积，降低了制造成本。
本文档来自技高网...【技术保护点】
1.一种用于芯片的静电放电电路，其特征在于，包括：
2.根据权利要求1所述的静电放电电路，其特征在于，所述第一泄放支路相对于所述第二泄放支路更靠近所述保护电路的输入端，所述第二泄放支路相对于所述第一泄放支路更靠近所述保护电路的输出端。
3.根据权利要求1所述的静电放电电路，其特征在于，所述保护电路还包括：
4.根据权利要求3所述的静电放电电路，其特征在于，所述第一单向导通元件包括第一二极管，所述第一单向导通元件的第一端为所述第一二极管的正极，所述第一单向导通元件的第二端为所述第一二极管的负极；
5.根据权利要求3或4中任一项所述的静电放电电路，其特征在于，所述第三单向导通元件包括第一PMOS管，所述第三单向导通元件的第一端为所述第一PMOS管的源极，所述第三单向导通元件的第二端为所述第一PMOS管的漏极，所述第三单向导通元件的第三端为所述第一PMOS管的栅极；
6.根据权利要求1所述的静电放电电路，其特征在于，所述第一泄放支路包括第一泄放开关，所述第二泄放支路包括第二泄放开关。
7.根据权利要求6所述的静电放
8.根据权利要求1所述的静电放电电路，其特征在于，所述检测支路包括第一检测支路和第二检测支路，所述第一检测支路的第一端连接所述电源，所述第一检测支路的第二端接地，所述第一检测支路的第三端连接所述第一泄放支路的第三端；
9.根据权利要求8所述的静电放电电路，其特征在于，所述第一检测支路包括：
10.根据权利要求8或9中任一项所述的静电放电电路，其特征在于，所述第二检测支路包括：
11.一种电子设备，其特征在于，包括根据权利要求1-10中任一项所述的静电放电电路。
...【技术特征摘要】
1.一种用于芯片的静电放电电路，其特征在于，包括：
2.根据权利要求1所述的静电放电电路，其特征在于，所述第一泄放支路相对于所述第二泄放支路更靠近所述保护电路的输入端，所述第二泄放支路相对于所述第一泄放支路更靠近所述保护电路的输出端。
3.根据权利要求1所述的静电放电电路，其特征在于，所述保护电路还包括：
4.根据权利要求3所述的静电放电电路，其特征在于，所述第一单向导通元件包括第一二极管，所述第一单向导通元件的第一端为所述第一二极管的正极，所述第一单向导通元件的第二端为所述第一二极管的负极；
5.根据权利要求3或4中任一项所述的静电放电电路，其特征在于，所述第三单向导通元件包括第一pmos管，所述第三单向导通元件的第一端为所述第一pmos管的源极，所述第三单向导通元件的第二端为所述第一pmos管的漏极，所述第三单向导通元件的第三端为所述第一pmos管的栅极；
6.根据权利要求1所述的静电放电电路...
【专利技术属性】
技术研发人员：伊嘉华，
申请(专利权)人：芯联先锋集成电路制造绍兴有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。