半导体模块的制造方法技术

技术编号：40483125 阅读：6 留言：0更新日期：2024-02-26 19:16

本发明专利技术的目的在于提供半导体模块的制造方法，能够实现减少接合工序之后的工序中的不良产生和降低制造费用。在半导体模块的制造方法中，将在绝缘基板之上形成有导电图案的绝缘布线基板配置到下侧热板之上，在导电图案之上配置烧结材料，在烧结材料之上配置半导体芯片，在半导体芯片之上配置缓冲材料，在缓冲材料之上配置上侧热板，利用处于与绝缘基板的一部分之间设置有空间的状态的上侧热板，隔着缓冲材料和半导体芯片对烧结材料进行加压及加热，从而进行烧结。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及一种具备电子部件的半导体模块的制造方法。

技术介绍

1、主要用于工业的半导体模块具有绝缘基板、通过焊料接合于绝缘基板的半导体芯片、通过焊料接合了绝缘基板的散热构件、以及借助导热化合物而安装了散热构件的散热片。另外，在车载领域，也使用着如下的半导体模块，该半导体模块具有直接水冷冷却构造，且具有不使用导热化合物而是通过焊料将绝缘基板与冷却片接合而成的构造。当前，在半导体芯片与绝缘基板的接合中采用焊接。然而，以高耐热性、高散热以及高可靠性等为目的，作为将半导体芯片与绝缘基板接合的方法，正在推进使用银等纳米粒子、微米粒子的烧结接合的研究、开发。

2、在专利文献1中，公开了“缓冲片材能够发挥以下缓冲功能：对于一对冲压面相对于理想的平行姿势的偏离甚至倾斜、或者在从基板的表面到芯片的顶面为止的高度在芯片之间存在差异的情况下的该差异，对其进行实质性地吸收从而使其降低、消除”。另外，在专利文献1中，公开了“在高温加压过程中，当产生使用缓冲片材包埋基板上的芯片那样的过度的压缩变形、下垂变形，从而在芯片周围形成密闭空间(由基板、芯片以及缓冲片材封闭而成的空间)时，有时从烧结接合用材料层挥发而逸出的成分会沉积到基板。当产生这种沉积时，额外需要用于清洁沉积部位的清洗工序，这是不期望的。在经历高温加压过程的上述的烧结接合工序中不易产生过度的压缩变形、下垂变形的上述的缓冲片材适于避免这种问题。”。

3、在专利文献2中，公开了“从烧结材料产生气体，因此优选的是，缓冲层不将半导体芯片和烧结材料的周围密闭。”。另外，在专利文献

4、在专利文献3中，公开了“若仅插入压力均衡片，则担心在加压中压力均衡片下垂而覆盖接合部分的周围，从而分解/脱气后的有机保护膜的成分滞留在该空间内。在该情况下，存在污染空间附近的电路构件等而电路构件等的可靠性下降的担忧。”。另外，在专利文献3中，公开了“在进行了加压时，压力均衡片向比加压面更远离电力用半导体元件的方向翘起。其结果是，防止电力用半导体元件附近的空间被压力均衡片遮蔽，有机保护膜的挥发成分不再滞留于电力用半导体元件附近的空间。”。

5、现有技术文献

6、专利文献

7、专利文献1：国际公开第2019/208072号

8、专利文献2：日本特开2021-150548号公报

9、专利文献3：日本特开2014-239170号公报

技术实现思路

1、专利技术要解决的问题

2、在将半导体芯片等电子部件与绝缘基板烧结结合的情况下，需要向烧结材料加压。在隔着电子部件对烧结材料进行加压的情况下，为了吸收电子部件的表面的凹凸、高度的偏差而使用缓冲材料。另外，在将多个电子部件、高度不同的电子部件同时加压接合的情况下，为了使向多个电子部件施加的压力均匀，需要厚的缓冲材料。

3、当在烧结材料的烧结时使用厚的缓冲材料时，缓冲材料会将电子部件、烧结材料的周围完全覆盖，并且与绝缘基板的表面接触。于是，缓冲材料阻碍在对烧结材料进行加压时从烧结材料放出的气体排出到外部。其结果是，有时该气体作为碳化物那样的沉积物而残留于绝缘基板的表面。在半导体模块的制造工序中的烧结后的工序中，该沉积物使焊接性下降，成为凝胶或树脂密封的空隙、或者密封树脂的剥离的产生的原因。

4、本专利技术的目的在于提供一种能够实现减少接合工序之后的工序中的不良产生和降低制造费用的半导体模块的制造方法。

5、用于解决问题的方案

6、为了达成上述目的，在基于本专利技术的一个方式的半导体模块的制造方法中，将在绝缘基板之上形成有导电图案的绝缘布线基板配置到下侧热板之上，在所述导电图案之上配置烧结材料，在所述烧结材料之上配置电子部件，在多个电子部件之上配置缓冲材料，在所述缓冲材料之上配置上侧热板，利用处于与所述绝缘基板的一部分之间设置有空间的状态的所述上侧热板，隔着所述缓冲材料和所述电子部件对所述烧结材料进行加压及加热，从而进行烧结。

7、专利技术的效果

8、根据本专利技术的一个方式，能够实现减少接合工序之后的工序中的不良产生和降低制造费用。

本文档来自技高网...

【技术保护点】

1.一种半导体模块的制造方法，其中，

2.根据权利要求1所述的半导体模块的制造方法，其中，

3.根据权利要求1或2所述的半导体模块的制造方法，其中，

4.根据权利要求3所述的半导体模块的制造方法，其中，

5.根据权利要求3所述的半导体模块的制造方法，其中，

6.根据权利要求4所述的半导体模块的制造方法，其中，

7.根据权利要求1或2所述的半导体模块的制造方法，其中，

8.根据权利要求7所述的半导体模块的制造方法，其中，

9.根据权利要求1所述的半导体模块的制造方法，其中，

【技术特征摘要】

1.一种半导体模块的制造方法，其中，

2.根据权利要求1所述的半导体模块的制造方法，其中，

3.根据权利要求1或2所述的半导体模块的制造方法，其中，

4.根据权利要求3所述的半导体模块的制造方法，其中，

5.根据权利要求3所述的半导体模块...

【专利技术属性】
技术研发人员：齐藤隆，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人