System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及功率半导体器件领域,特别是沟槽栅极半导体器件和这种器件的基本单元及其制造方法。具体地,本专利技术涉及一种半导体沟槽器件及其制造方法。
技术介绍
1、功率半导体开关器件,例如金属氧化物半导体场效应晶体管(metal-oxide-semiconductor-field-effect-transistor,mosfet)或绝缘栅双极晶体管(insulated-gate-bipolar-transistor,igbt),是集成了大量基本单元的集成器件。它们的栅极电极可以在半导体表面上实现为平面结构(例如,平面栅极mosfet),也可以在半导体沟槽(例如,沟槽栅极mosfet)中实现。沟槽栅极技术相对于平面栅极技术的优点是单元集成密度更大,从而降低器件电阻。另一方面,沟槽栅极更容易暴露在高电场,特别是在宽带隙材料中,例如碳化硅(silicon carbide,sic),这可能导致器件可靠性差,最终导致器件被击穿。因此,必须屏蔽沟槽栅极以使其免受高电场的影响,并在屏蔽的有效性和器件电阻之间实现平衡。
技术实现思路
1、本专利技术提供了一种用于改进半导体器件中针对高电场的沟槽栅极屏蔽的方案,以提高器件可靠性。
2、具体地,本专利技术提出了一种改进的沟槽栅极半导体器件的方案。
3、所提出的方案提高了功率密度和可靠性,特别是当用于宽带隙功率半导体器件时。
4、上述和其它目的通过独立权利要求的特征实现。其它实现方式在从属权利要求、说明书和附图中是显而易
5、本专利技术中提出的方案提出了一种如何屏蔽器件的沟槽栅极以使其免受高电场的影响以及如何实现低器件电阻的技术。本专利技术提出了一种新的机制,即如何将沟槽栅极下方的屏蔽电连接到电流输入区。虽然将沟槽栅极下方的屏蔽连接到一个沟槽侧壁上的电流输入区,用于所有基本单元或仅用于某些基本单元降低了沟道集成度,并最终增加了器件电阻,但本专利技术中提出的技术基于屏蔽与电流输入区的连接,而不使用沟槽侧壁。这种新型方案提供了改进的沟道集成度,从而降低了器件电阻并提高了器件可靠性。
6、本专利技术提供了一种具有屏蔽的沟槽栅极器件及其制造方法,该屏蔽被埋在沟槽栅极下方的第一掺杂类型的漂移区中。该屏蔽可以实现为第二掺杂类型的半导体材料。屏蔽可以与电流输入区电连接。屏蔽和电流输入区之间的连接可以在基本单元内实现,作为从半导体表面垂直延伸到屏蔽深度并正交于屏蔽的条形柱,并通过该条形柱来创建屏蔽网格图案。使用相同的技术工艺形成并定位在器件的有源区周围的相同类型的柱可用作边缘端接。对于每个基本单元,沟槽的两个侧壁传导电流。所应用的制造方法的结果是存在插塞区,该插塞区延伸到屏蔽上方和主体区下方。由于在沟槽栅极下方和两个导电沟槽侧壁沟道存在屏蔽,因此该器件分别表现出优异的栅极屏蔽性能和低电阻。目前,已经为sic沟槽栅极mosfet开发了新技术,但它也可以适用于其它材料,例如硅(silicon,si)、氮化镓(gallium nitride,gan)、氧化镓(gallium oxide,ga2o3),以及其它器件,例如igbt。
7、本专利技术专注于以下关键概念,这些概念将在下文更详细地描述。
8、第一个关键概念是在沟槽下方具有屏蔽的沟槽栅极器件,所述屏蔽与电流输入区电连接,并且两个沟槽侧壁传导电流。后者意味着基本单元中的沟槽侧壁不用于屏蔽和电流输入区之间的连接。屏蔽和电流输入区之间的连接在基本单元内通过正交条形柱实现。
9、第二个关键概念是正交条形柱,它连接沟槽栅极下方的屏蔽和电流输入区。这些柱放置在基本单元内。这些柱是在与屏蔽相同的技术步骤中形成的。这些柱从半导体表面垂直延伸到沟槽深度。沟槽下方的柱和屏蔽都创建了屏蔽网格图案。条形柱之间的距离涉及到设计,必须精心挑选以平衡不同的器件参数。
10、第三个关键概念是插塞区,它是应用制造方法的结果。它延伸到屏蔽上方和主体区下方。插塞区具有附加功能,即可以调制沟道长度和结型场效应晶体管(junction-field-effect-transistor,jfet)区长度。
11、第四个关键概念是器件的制造方法。具体地,在沟槽下方制造掩藏式屏蔽的方法,并且连接到基本单元内的电流输入区是相关部分。该方法采用了四个关键技术工艺,即沟槽蚀刻、沟槽中的外延再生、半导体表面平坦化和离子注入。
12、第五个关键概念是边缘端接,例如浮场环(floated field ring,ffr),它是使用与屏蔽相同的技术步骤形成的。与条形柱类似,边缘端接从半导体表面延伸到屏蔽深度。它位于器件的有源区周围。此边缘端接可视为独立的子方案。
13、为了详细描述本专利技术,将使用以下术语、缩略语和符号:
14、sic 碳化硅(silicon carbide)
15、mos 金属氧化物半导体(metal oxide semiconductor)
16、fet 场效应晶体管(field effect transistor)
17、s 源极(source)
18、d 漏极(drain)
19、g 栅极(gate)
20、cmp 化学机械抛光(chemical-mechanical-polishing)
21、cvd 化学气相沉积(chemical-vapor-deposition)
22、ffr 浮场环(floating-field ring)
23、igbt 绝缘栅双极晶体管(insulated gate bipolar transistor)
24、jfet 结型场效应晶体管(junction field effect transistor)
25、sem 扫描电子显微镜(scanning electron microscopy)
26、fib 聚焦离子束(focused ion beam)
27、根据第一方面,本专利技术涉及一种用于沟槽栅极半导体器件的基本单元,所述基本单元包括:第一有源区;第二有源区;将所述第一有源区与所述第二有源区隔开的无源区,所述第一有源区和所述第二有源区用于将电流从电流输入区传导到电流输出区;第一半导体掺杂类型的基板,所述基板设置在所述基本单元的底表面;设置在所述基板上方的所述第一半导体掺杂类型的漂移区;设置在所述基本单元的顶表面中与底表面相对的沟槽中的控制区,所述沟槽包括沟槽栅极底部和邻近所述沟槽栅极底部的沟槽栅极侧壁;设置在所述漂移区中的第二半导体掺杂类型的屏蔽区,所述屏蔽区包括放置在所述沟槽栅极底部下方的所述第一有源区和所述第二有源区中的第一部分,以及放置在所述无源区中的第二部分,所述第二部分用于通过所述无源区与所述电流输入区形成电连接;所述基本单元的所述屏蔽区形成用于屏蔽所述基本单元的本文档来自技高网...
【技术保护点】
1.一种用于沟槽栅极半导体器件的基本单元(100),其特征在于,所述基本单元(100)包括:
2.根据权利要求1所述的基本单元(100),其特征在于,包括:
3.根据权利要求1或2所述的基本单元(100),其特征在于,
4.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
5.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
6.根据上述权利要求中任一项所述的基本单元(100),其特征在于,包括:
7.根据权利要求6所述的基本单元(100),其特征在于,
8.根据权利要求6或7所述的基本单元(100),其特征在于,包括:
9.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
10.根据权利要求6至8中任一项所述的基本单元(100),其特征在于,
11.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
12.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
13.根据权利
14.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
15.根据权利要求1至8中任一项所述的基本单元(100),其特征在于,
16.根据权利要求6至8中任一项所述的基本单元(100),其特征在于,
17.根据权利要求8所述的基本单元(100),其特征在于,
18.根据权利要求8所述的基本单元(100),其特征在于,
19.根据权利要求18所述的基本单元(100),其特征在于,
20.根据权利要求8所述的基本单元(100),其特征在于,
21.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
22.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
23.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
24.一种沟槽栅极半导体器件(600),其特征在于,包括:
25.根据权利要求24所述的沟槽栅极半导体器件(600),其特征在于,包括:
26.一种用于制造沟槽栅极半导体器件(100)的基本单元(100)的方法(400a),其特征在于,所述方法包括:
27.一种用于制造沟槽栅极半导体器件(100)的基本单元(100)的方法(400b),其特征在于,所述方法包括:
28.根据权利要求26或27所述的方法(400a、400b),其特征在于
29.根据权利要求26至28中任一项所述的方法(400a、400b),其特征在于,包括:
30.一种沟槽栅极半导体器件(600),其特征在于,包括:
31.根据权利要求30所述的沟槽栅极半导体器件(600),其特征在于,每个基本单元(100)包括:
32.根据权利要求31所述的沟槽栅极半导体器件(600),其特征在于,
...【技术特征摘要】
【国外来华专利技术】
1.一种用于沟槽栅极半导体器件的基本单元(100),其特征在于,所述基本单元(100)包括:
2.根据权利要求1所述的基本单元(100),其特征在于,包括:
3.根据权利要求1或2所述的基本单元(100),其特征在于,
4.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
5.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
6.根据上述权利要求中任一项所述的基本单元(100),其特征在于,包括:
7.根据权利要求6所述的基本单元(100),其特征在于,
8.根据权利要求6或7所述的基本单元(100),其特征在于,包括:
9.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
10.根据权利要求6至8中任一项所述的基本单元(100),其特征在于,
11.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
12.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
13.根据权利要求2所述的基本单元(100),其特征在于,
14.根据上述权利要求中任一项所述的基本单元(100),其特征在于,
15.根据权利要求1至8中任一项所述的基本单元(100),其特征在于,
16.根据权利要求6至8中任一项所述的基本单元(100),其特征在于,
17.根据权利要求8所述的基本单元(100),...
【专利技术属性】
技术研发人员:托马什·斯莱齐耶夫斯基,萨米尔·穆胡比,吉尔伯托·库拉托拉,
申请(专利权)人:华为数字能源技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。