【技术实现步骤摘要】
本专利技术涉及模数混合集成电路领域，尤其涉及一种时钟信号同步电路及方法。
技术介绍
1、时钟分频电路是芯片中最常使用的一种时钟电路，其输入一个频率的时钟，输出一个或多个频率的时钟，通常输入时钟频率是输出时钟频率的整数倍。由于不同芯片的时钟分频电路初始状态或者启动时间不同，即使输入相同时钟，不同芯片上的时钟分频电路输出相位也存在差异。但是在很多应用中，需要将同芯片中的时钟相位保持一致，因此需要进行时钟同步设计。这种将时钟相位保持一致的技术，也叫时钟同步技术。在相关技术中，在时钟分频电路设置一个复位信号，当复位信号将时钟分频电路置于复位状态时，将时钟分频电路不工作；当复位信号将多个时钟分频电路同时设置为工作状态时，时钟分频电路在同一时刻工作，从而达到时钟分频电路同时启动的目的。该方法是以关闭时钟电路的方法来实现时钟同步的目的，可能在关闭时钟电路的过程中，会对电路造成不可逆转的伤害，从而影响芯片的正常功能。
2、因此，如何设计一种能在线实时同步时钟信号的电路且结构简单，是目前亟需解决的技术问题。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术提供一种时钟信号同步电路及方法，以解决上述技术问题。
2、为实现上述目的及其他相关目的，本申请提供的技术方案如下。
3、在本申请提供的一示例性实施例中，本申请提供一种时钟信号同步电路，包括：
4、n个分频模块，接时钟信号，对所述时钟信号进行分频，得到n个同频的分频信号；
5、n个同
6、其中，n为大于或等于2的整数。
7、可选地，所述同步模块包括检测单元、控制单元及输出单元，所述检测单元接所述时钟信号、所述分频信号及所述同步信号，基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到两位的相位码；控制模块接始能信号及所述相位码，基于所述始能信号对所述相位码进行逻辑转换，得到四位的逻辑码；输出单元接所述时钟信号、所述分频信号及所述逻辑码，通过所述时钟信号及所述分频信号组成两位的控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的分频调整信号。
8、可选地，所述检测单元包括第一触发器及第二触发器，所述第一触发器的数据输入端接所述时钟信号，所述第二触发器数据输入端接所述分频信号，所述第一触发器的时钟输入端及所述第二触发器的时钟输入端接所述同步信号，所述第一触发器的输出端输出所述相位码的第一位，所述第二触发器的输出端输出所述相位码的第二位。
9、可选地，所述输出单元包括多路数据选择器，所述多路数据选择器的第一输入端接所述逻辑码的第一位，所述多路数据选择器的第二输入端接所述逻辑码的第二位，所述多路数据选择器的第三输入端接所述逻辑码的第三位，所述多路数据选择器的第四输入端接所述逻辑码的第四位，所述多路数据选择器的第一控制端接所述控制码的第一位，所述控制码的第一位为所述时钟信号，所述多路数据选择器的第二控制端接所述控制码的第二位，所述控制码的第二位为所述分频信号，所述多路数据选择器的输出端输出所述分频调整信号。
10、在本申请提供的另一示例性实施例中，本申请提供一种时钟信号同步方法，该方法应用于如前所描述的时钟信号同步电路，包括：
11、通过n个所述分频模块对所述时钟信号进行分频，得到n个同频所述分频信号；
12、将n个所述同步模块与n个所述分频信号一一对应连接，每个所述同步模块还接所述时钟信号及所述同步信号，每个所述同步模块根据所述同步信号对所述时钟信号及所述分频信号进行相位检测、逻辑转换及相位调整，得到1个所述分频调整信号，n个所述同步模块一一对应输出的n个所述分频调整信号同步；
13、其中，n为大于或等于2的整数。
14、可选地，每个所述同步模块根据所述同步信号对所述时钟信号及所述分频信号进行相位检测、逻辑转换及相位调整，得到1个所述分频调整信号，包括：基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到所述相位码；基于所述始能信号对所述相位码进行逻辑转换，得到所述逻辑码；根据所述时钟信号及所述分频信号产生所述控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的所述分频调整信号。
15、可选地，基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到两位所述相位码，包括：当所述同步信号为低电平时，确定所述相位码的第一位及所述相位码的第二位均为低电平；当所述同步信号从低电平跳变为高电平时，根据所述时钟信号和所述分频信号确定两位所述相位码。
16、可选地，当所述同步信号从低电平跳变为高电平时，根据所述时钟信号和所述分频信号确定两位所述相位码，包括：当所述时钟信号及所述分频信号均为低电平，确定所述相位码的第一位及所述相位码的第二位均为低电平；当所述时钟信号为低电平且所述分频信号为高电平，确定所述相位码的第一位为低电平及所述相位码的第二位为高电平；当所述时钟信号为高电平且所述分频信号为低电平，确定所述相位码的第一位为高电平及所述相位码的第二位为低电平；当所述时钟信号及所述分频信号均为高电平，确定所述相位码的第一位及所述相位码的第二位均为高电平。
17、可选地，根据所述时钟信号及所述分频信号产生所述控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的所述分频调整信号，包括：当所述时钟信号及所述分频信号均为低电平，确定两位所述控制码均为低电平，选择所述逻辑码的第一位调节所述同步模块输出的所述分频调整信号；当所述时钟信号为低电平且所述分频信号为高电平，确定所述控制码的第一位为低电平且所述控制码的第二位为高电平，选择所述逻辑码的第二位调节所述同步模块输出的所述分频调整信号；当所述时钟信号为高电平且所述分频信号为低电平，确定所述控制码的第一位为高电平且所述控制码的第二位为低电平，选择所述逻辑码的第三位调节所述同步模块输出的所述分频调整信号；当所述时钟信号及所述分频信号均为高电平，确定两位所述控制码均为高电平，选择所述逻辑码的第四位调节所述同步模块输出的所述分频调整信号。
18、本专利技术提供一种时钟信号同步电路及方法，该电路包括：n个分频模块及n个同步模块，n个同步模块与n个分频模块一一对应连接，n个分频模块接时钟信号，对时钟信号进行分频，得到n个同频的分频信号，同步模块接时钟信号、分频信号及同步信号，基于同步信号对时钟信号及分频信号进行相位检测、逻辑转换及相位调整，得到对应的分频调整信号，n个同步模块一一对应输出的n个分频调整信号同步；其中，n为大于或等于2的整数。本申请在分频模块上添加了同步模块，在不中断电路正常工作的情况下，基于同步信号实现在线时钟信号的同步，得到多个本文档来自技高网...
【技术保护点】
1.一种时钟信号同步电路，其特征在于，包括：
2.根据权利要求1所述的时钟信号同步电路，其特征在于，所述同步模块包括检测单元、控制单元及输出单元，所述检测单元接所述时钟信号、所述分频信号及所述同步信号，基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到两位的相位码；控制模块接始能信号及所述相位码，基于所述始能信号对所述相位码进行逻辑转换，得到四位的逻辑码；输出单元接所述时钟信号、所述分频信号及所述逻辑码，通过所述时钟信号及所述分频信号组成两位的控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的分频调整信号。
3.根据权利要求2所述的时钟信号同步电路，其特征在于，所述检测单元包括第一触发器及第二触发器，所述第一触发器的数据输入端接所述时钟信号，所述第二触发器数据输入端接所述分频信号，所述第一触发器的时钟输入端及所述第二触发器的时钟输入端接所述同步信号，所述第一触发器的输出端输出所述相位码的第一位，所述第二触发器的输出端输出所述相位码的第二位。
4.根据权利要求2所述的时钟信号同步电路，其特征在于，所述输出单元包括多路数据选
5.一种时钟信号同步方法，其特征在于，应用于如权利要求2-4所述的时钟信号同步电路，包括：
6.根据权利要求5所述的时钟信号同步方法，其特征在于，每个所述同步模块根据所述同步信号对所述时钟信号及所述分频信号进行相位检测、逻辑转换及相位调整，得到1个所述分频调整信号，包括：
7.根据权利要求6所述的时钟信号同步方法，其特征在于，基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到两位所述相位码，包括：
8.根据权利要求7所述的时钟信号同步方法，其特征在于，当所述同步信号从低电平跳变为高电平时，根据所述时钟信号和所述分频信号确定两位所述相位码，包括：
9.根据权利要求6所述的时钟信号同步方法，其特征在于，根据所述时钟信号及所述分频信号产生所述控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的所述分频调整信号，包括：
...【技术特征摘要】
1.一种时钟信号同步电路，其特征在于，包括：
2.根据权利要求1所述的时钟信号同步电路，其特征在于，所述同步模块包括检测单元、控制单元及输出单元，所述检测单元接所述时钟信号、所述分频信号及所述同步信号，基于所述同步信号检测所述时钟信号与所述分频信号的相位，得到两位的相位码；控制模块接始能信号及所述相位码，基于所述始能信号对所述相位码进行逻辑转换，得到四位的逻辑码；输出单元接所述时钟信号、所述分频信号及所述逻辑码，通过所述时钟信号及所述分频信号组成两位的控制码，通过所述控制码选择所述逻辑码其中一位调节所述同步模块输出的分频调整信号。
3.根据权利要求2所述的时钟信号同步电路，其特征在于，所述检测单元包括第一触发器及第二触发器，所述第一触发器的数据输入端接所述时钟信号，所述第二触发器数据输入端接所述分频信号，所述第一触发器的时钟输入端及所述第二触发器的时钟输入端接所述同步信号，所述第一触发器的输出端输出所述相位码的第一位，所述第二触发器的输出端输出所述相位码的第二位。
4.根据权利要求2所述的时钟信号同步电路，其特征在于，所述输出单元包括多路数据选择器，所述多路数据选择器的第一输入端接所述逻辑码的第一位，所述多路数据选择器的第二输入端接所述逻辑码的第二位，所述多路数据...
【专利技术属性】
技术研发人员：倪亚波，张勇，彭嘉豪，李婷，朱璨，李梁，付东兵，王健安，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。