【技术实现步骤摘要】
本专利技术属于半导体器件，具体涉及一种vdmos器件，可用于航空航天、新能源、集成电路领域。
技术介绍
1、由于目前硅材料制造工艺技术比较成熟，硅基功率mosfet器件能够凭借其可靠性高、性能优越以及低成本的优势成为目前主流的商业化功率半导体器件。一直以来，研究者们分别从结构、工艺和材料三个方面优化功率器件的性能。虽然科研工作者还在致力于研究新的硅基功率mosfet器件，但是器件的性能始终受到硅材料临界击穿电场的限制而存在“硅极限”。碳化硅材料由于其禁带宽度大且具有高的临界击穿电场而受到研究者的关注，但是目前sic的工艺制造仍存在sio2/sic界面和高质量的欧姆接触等问题。
2、进而研究者提出了si/sic异质结，克服了潜在阻碍sic mosfet技术发展过程中的欧姆接触及sio2/sic界面的悬挂键问题。申请号为cn201710157056.1的专利文献公开了《一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管》，其主要特点是引入了si/sic异质结，利用宽带隙sic材料的高临界击穿电场特性，将器件的高电场峰引入宽带隙材料中以提高器件的击穿电压，突破了器件击穿电压受单一硅材料临界击穿电场的限制，同时采用硅成熟工艺形成器件有源区，避免了有缺陷的栅氧化层和sic材料的栅/源欧姆接触。但在这种功率vdmos器件中引入si/sic异质结后，由于si/sic异质结界面上存在悬挂键及杂质原子，将会降低该vdmos器件的击穿电压，且不利于改善器件击穿电压与比导通电阻的矛盾关系。
3、申请号为cn201
技术实现思路
1、本专利技术的目的在于针对上述现有技术的不足，提出一种具有硅/新点群硅半导体材料同质异构结的vdmos器件，以改善器件击穿电压和比导通电阻的矛盾关系，提高器件性能。
2、实现本专利技术目的的技术关键是通过在vdmos器件中引入硅/新点群硅半导体材料同质异构结，利用新点群硅材料具有更高的临界击穿电场的特性，通过硅材料中的电场和新点群硅中的电场互相调制实现了击穿点转移，增大了器件的击穿电压。其器件结构如下：
3、一种具有硅/新点群硅半导体材料同质异构结的vdmos器件，包括多晶硅栅极1、栅氧化层2、金属源极3、硅p+接触区4、硅n+源区5、p型基区6、硅n型外延层7、n型外延层8、n+型衬底9和金属漏极10，其特征在于：
4、所述n型外延层8和所述n+型衬底9均采用新点群硅材料，形成硅/新点群硅半导体材料同质异构结，以提高vdmos器件的击穿电压；
5、所述新点群硅材料，采用传统金刚石结构硅材料的同素异形体，即通过不同的硅原子排列方式使其具有不同的物理性质，且相较于传统结构的硅具有更大禁带宽度的硅材料。
6、进一步，所述新点群硅材料的禁带宽度大于1.12ev。
7、进一步，所述新点群硅材料的硅原子排列方式，包括与p213 si具有三次t对称的si20、p2/m si、i-4si亚稳态硅相。
8、进一步，所述器件中的硅/新点群硅半导体材料同质异构结，是在p型基区6中形成，且p型基区6与n型新点群硅外延层形成的pn结位于新点群硅n型外延层8的顶部，其导电沟道位于p型基区6的顶部。
9、进一步，所述新点群硅n+型衬底9的掺杂浓度为5×1018cm-3～5×1019cm-3，新点群硅n型外延层8的掺杂浓度低于新点群硅n+型衬底9的掺杂浓度。
10、进一步，所述新点群硅n型外延层8到器件表面的距离，即硅n型外延层7的深度l2为1.5μm～3μm。
11、进一步，所述n型外延层8的厚度和掺杂浓度由所设计器件的耐压和导通电阻的要求所决定。
12、本专利技术与现有技术相比，至少具有如下优点：
13、第一，本专利技术由于在n型外延层8和n+型衬底9均采用新点群硅材料，利用该新点群硅材料具有更高临界击穿电场的特性，进而采用外延技术在p型基区6中形成硅/新点群硅半导体材料同质异构结，可使硅材料中的电场和新点群硅材料中的电场互相调制，实现击穿点转移，提高器件的击穿电压。
14、第二，本专利技术由于采用硅/新点群硅半导体材料同质异构结的界面没有多余的杂质原子，因而相较于现有si/sic异质结拥有更好的界面特性，可进一步改善器件击穿电压和比导通电阻的矛盾关系，即缓解随着击穿电压提高所导致比导通电阻同时提高而造成器件性能下降的问题。
15、第三，本专利技术由于在硅外延层7中间部分的上表面设置栅氧化层2，避免了新点群硅与栅氧化层的界面缺陷问题，同时由于在硅n+源区5和硅p+接触区4的上表面设置源极3，可形成硅材料与金属的欧姆接触，避免了新点群硅的源极欧姆接触质量问题。
本文档来自技高网...【技术保护点】
1.具有硅/新点群硅半导体材料同质异构结的VDMOS器件，包括多晶硅栅极(1)、栅氧化层(2)、金属源极(3)、硅P+接触区(4)、硅N+源区(5)、P型基区(6)、硅N型外延层(7)、N型外延层(8)、N+型衬底(9)和金属漏极(10)，其特征在于：
2.根据权利要求1所述的VDMOS器件，其特征在于：新点群硅N+型衬底(9)、新点群硅N型外延层(8)、硅N型外延层(7)自下而上分布；
3.根据权利要求2所述的VDMOS器件，其特征在于：所述沟道，位于P型基区(6)的顶部。
4.根据权利要求1所述的VDMOS器件，其特征在于：
5.根据权利要求1所述的VDMOS器件，其特征在于：器件中的硅/新点群硅半导体材料同质异构结在P型基区(6)中形成，P型基区(6)与新点群硅N型外延层(8)形成的PN结位于新点群硅N型外延层(8)的顶部。
6.根据权利要求1所述的VDMOS器件，其特征在于：新点群硅N+型衬底(9)的掺杂浓度为5×1018cm-3～5×1019cm-3，新点群硅N型外延层(8)的掺杂浓度低于新点群硅N+型衬底(9
7.根据权利要求1所述的VDMOS器件，其特征在于：所述P型基区(6)及硅P+接触区(4)和硅N+源区(5)均采用离子注入工艺形成，相应的沟道是利用双扩散工艺形成。
8.根据权利要求1所述的VDMOS器件，其特征在于：P型基区(6)的深度L1为3.5μm～4.5μm，新点群硅N型外延层(8)到器件表面的距离，即硅N型外延层(7)的深度L2为1.5μm～3μm。
9.根据权利要求1所述的VDMOS器件，其特征在于：所述N型外延层(8)的厚度和掺杂浓度由所设计器件的耐压和导通电阻的要求所决定。
10.根据权利要求1所述的VDMOS器件，其特征在于：栅氧化层(2)的厚度为50nm～100nm。
...【技术特征摘要】
1.具有硅/新点群硅半导体材料同质异构结的vdmos器件，包括多晶硅栅极(1)、栅氧化层(2)、金属源极(3)、硅p+接触区(4)、硅n+源区(5)、p型基区(6)、硅n型外延层(7)、n型外延层(8)、n+型衬底(9)和金属漏极(10)，其特征在于：
2.根据权利要求1所述的vdmos器件，其特征在于：新点群硅n+型衬底(9)、新点群硅n型外延层(8)、硅n型外延层(7)自下而上分布；
3.根据权利要求2所述的vdmos器件，其特征在于：所述沟道，位于p型基区(6)的顶部。
4.根据权利要求1所述的vdmos器件，其特征在于：
5.根据权利要求1所述的vdmos器件，其特征在于：器件中的硅/新点群硅半导体材料同质异构结在p型基区(6)中形成，p型基区(6)与新点群硅n型外延层(8)形成的pn结位于新点群硅n型外延层(8)的顶部。
6.根据权利要求1所述的...
【专利技术属性】
技术研发人员：段宝兴，曹泽斌，王雨龙，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。