System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于Click的检测窗口动态调整异步弹性电路控制器制造技术_技高网
当前位置: 首页 > 专利查询>浙江大学专利>正文

一种基于Click的检测窗口动态调整异步弹性电路控制器制造技术

技术编号:40320555 阅读:3 留言:0更新日期:2024-02-09 14:16
本发明专利技术属于异步弹性电路技术领域,公开了一种基于Click的检测窗口动态调整异步弹性电路控制器,包括基于Click的异步握手控制器和检测窗口动态调整控制器,所述检测窗口动态调整控制器以检测电路产生的错误信号作为输入,实时判断当前情况时序错误率是否过高,如果时序错误率过高,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,减小检测窗口时间以减小时序错误率;如果时序错误率过低,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,增大检测窗口时间以提高正常工作的时钟频率。本发明专利技术通过利用异步的Click电路结构代替组合逻辑环,提高了电路在各个工作环境下的性能。

【技术实现步骤摘要】

本专利技术属于异步弹性电路,尤其涉及一种基于click的检测窗口动态调整异步弹性电路控制器。


技术介绍

1、现有的集成电路往往在路径上引入时序裕量,以保证电路在不同的工艺,电压和温度情况下仍能正常工作。时序裕量降低了时钟的频率,从而影响电路的整体性能。弹性电路额外添加了错误检测电路用以检测时序器件上是否出现时序错误,如果出现错误则依靠错误恢复电路进行错误恢复。这种方法可以在消除时序裕量的前提下,仍能保证电路在不同工作环境下正常工作,从而在不出错时提高电路的性能。

2、相较于同步电路,异步电路因为灵活的局部时钟生成和优越的亚稳态消除能力,能更稳定高效地实现错误检测和错误恢复。一般的异步弹性电路依靠错误检测电路检测时序器件输入端在时钟高电平器件是否发生变化,如果发生变化则认为错误时序错误,并向控制器产生错误信号。控制器在接收到错误信号后,延迟与下一级的握手信号,使得下一级时序器件的时钟延迟开启或关闭。这一机制延长了出现错误时的时钟周期,从而避免了错误的继续传播,而基于latch的电路结构保证了逻辑值能被下一级正常采样。时钟高电平时间是错误检测电路的检测窗口时间,也是控制器的错误恢复时间,也就是说,错误恢复时间小于时钟的一个周期,因此异步弹性电路能快速地完成错误恢复。

3、现有的异步弹性电路在实现较大的检测窗口时采用组合逻辑环设计控制器,增大了电路的设计复杂度。此外,较大检测窗口时间在较差的工作环境下会显著提高电路的时序错误率,使得电路频繁地进行错误恢复,从而降低电路的整体性能。相应的,较小检测窗口时间在较好地环境条件下不能充分弹性电路的优势,使得电路性能的提升幅度受到限制。所以,固定的检测窗口时间不能充分提升电路的性能。。


技术实现思路

1、本专利技术目的在于提供一种基于click的检测窗口动态调整异步弹性电路控制器,以解决上述的技术问题。

2、为解决上述技术问题,本专利技术的一种基于click的检测窗口动态调整异步弹性电路控制器的具体技术方案如下:

3、一种基于click的检测窗口动态调整异步弹性电路控制器,包括基于click的异步握手控制器和检测窗口动态调整控制器,所述检测窗口动态调整控制器以检测电路产生的错误信号作为输入,实时判断当前情况时序错误率是否过高,如果时序错误率过高,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,减小检测窗口时间以减小时序错误率;如果时序错误率过低,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,增大检测窗口时间以提高正常工作的时钟频率。

4、进一步的,所述异步握手控制器在接收到上一级的请求信号lreq后,使能本级的时钟信号clk以打开锁存器latch,在经过控制器的内部延时后,控制器会检查上一级错误信号lerr的状态,以确定传输的时序正确性,当lerr低时,表示不存在时序错误,异步握手控制器会在两个独立且短暂的延迟后分别关闭latch和改变上一级响应信号lack以及下一级请求信号rreq的状态,如果控制器检测到lerr为高,关闭latch和修改lack、rreq状态会延迟额外的检测窗口时间。这个延迟为数据提供了时间通过本级,并使得下一级延长时间来打开latch采样正确的值,在关闭本级latch之后,控制器生成错误采样信号来收集本次传输中的时序错误信息。

5、进一步的,所述异步握手控制器包括寄存器dff1、寄存器dff2、寄存器dff3、寄存器dff4、寄存器dff5、寄存器dff6,逻辑门g1、逻辑门g2、或门g3、或非门g4、逻辑门g5、逻辑门g6、或门g7、逻辑门g8,选择器m1、选择器m2、选择器m3、选择器m4,延迟链di、延迟链dic和延迟链dir。

6、进一步的,除寄存器dff4外,寄存器dff1、寄存器dff2、寄存器dff3、寄存器dff4、寄存器dff5、寄存器dff6输出均为初始化为0,逻辑门g1,逻辑门g2和选择器m1用于检测握手信号的变化,当lreq和下一级响应信号rack相位不同时,逻辑门g1或者逻辑门g2的输出发生变化,经过选择器m1后,使得信号dff1_en变为1。

7、进一步的,dff1_en连接到寄存器dff1、寄存器dff2、寄存器dff4和寄存器dff6的时钟端,并使得它们采样各自d端的输入,由于反馈路径上的反相器,它们的输出变为相反的值,寄存器dff1的输出连接到选择器m1的选择信号,使得信号dff1_en变为0,寄存器dff2的输出连接到延迟链di以激活延迟链,寄存器dff4的输出连接到寄存器dff5的时钟端,使其时钟端变为0,等待下一次上升沿,寄存器dff6的输出作为时钟信号,打开本级latch,开始数据通路上的采样。

8、进一步的,在延迟链di的延迟时间后,选择器m2、选择器m3和选择器m4根据lerr的状态决定下一步的操作。

9、进一步的,如果lerr为低,信号w4通过选择器m2、或非门g4和选择器m3,连接到寄存器dff2、寄存器dff3和寄存器dff4的时钟端,并使能三个寄存器以改变他们的输出值,寄存器dff2的输出变为0使得dff2的时钟信号重新变为0,寄存器dff3的输出连接到延迟链dic,在经过延迟链dic后,通过选择器m4和或门g9连接到寄存器dff6的时钟端,寄存器dff6的输出变为0以关闭本级latch的时钟信号,寄存器dff4的输出连接到寄存器dff5的时钟端以改变其输出,在经过延迟链dir的延迟后,使得输出的握手信号状态改变以完成本次数据传输。

10、进一步的,如果lerr为高,选择器m2、m3和m4选择另一条分支,此时,信号w4不会使能寄存器dff2和dff4,寄存器dff3仍能正常使能,使得其输出变为1并激活延迟链dic,在经过dic的延迟时间后,信号w5通过选择器m2连接到寄存器dff2的时钟端使其输出变为0,并再次激活延迟链di,经过di的延迟时间后,信号w4经过逻辑门g5,g6,选择器m3和或门g7连接到寄存器dff4的时钟端以改变其输出,通过信号w4经过逻辑门g4连接到寄存器dff3的时钟端以改变其输出,经过延迟链dic后,信号w5经过逻辑门g8,选择器m4和逻辑门g9连接到寄存器dff6的时钟端,后续的本级时钟信号关断和握手信号状态改变与lerr为低时的情况相同。

11、进一步的,所述检测窗口动态调整控制器包括计数器cnt1、计数器cnt2、计数器cnt3、比较器、工作环境检测器,错误检测电路的检测信号err0和err1作为时钟连接到计数器cnt1和计数器cnt2,其中err0表示无错误,err1表示错误,计数器cnt1的计数值表示总的传输次数,计数器cnt2的计数值表示出现错误的传输次数,计数器cnt1的输出连接到两个比较器,计数器cnt2的输出连接到另一比较器,握手控制器生成的时钟信号作为时钟连接到计数器cnt3,当计数器cnt2的计数值达到预设值b时,计数器cnt3根据计数器cnt1的计数值调整调整信号的数值。如果计数本文档来自技高网...

【技术保护点】

1.一种基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,包括基于Click的异步握手控制器和检测窗口动态调整控制器,所述检测窗口动态调整控制器以检测电路产生的错误信号作为输入,实时判断当前情况时序错误率是否过高,如果时序错误率过高,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,减小检测窗口时间以减小时序错误率;如果时序错误率过低,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,增大检测窗口时间以提高正常工作的时钟频率。

2.根据权利要求1所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,所述异步握手控制器在接收到上一级的请求信号Lreq后,使能本级的时钟信号CLK以打开锁存器latch,在经过控制器的内部延时后,控制器会检查上一级错误信号LErr的状态,以确定传输的时序正确性,当LErr低时,表示不存在时序错误,异步握手控制器会在两个独立且短暂的延迟后分别关闭latch和改变上一级响应信号Lack以及下一级请求信号Rreq的状态,如果控制器检测到LErr为高,关闭latch和修改Lack、Rreq状态会延迟额外的检测窗口时间。这个延迟为数据提供了时间通过本级,并使得下一级延长时间来打开latch采样正确的值,在关闭本级latch之后,控制器生成错误采样信号来收集本次传输中的时序错误信息。

3.根据权利要求1所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,所述异步握手控制器包括寄存器DFF1、寄存器DFF2、寄存器DFF3、寄存器DFF4、寄存器DFF5、寄存器DFF6,逻辑门G1、逻辑门G2、或门G3、或非门G4、逻辑门G5、逻辑门G6、或门G7、逻辑门G8,选择器M1、选择器M2、选择器M3、选择器M4,延迟链Di、延迟链Dic和延迟链dir。

4.根据权利要求3所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,除寄存器DFF4外,寄存器DFF1、寄存器DFF2、寄存器DFF3、寄存器DFF4、寄存器DFF5、寄存器DFF6输出均为初始化为0,逻辑门G1,逻辑门G2和选择器M1用于检测握手信号的变化,当Lreq和下一级响应信号Rack相位不同时,逻辑门G1或者逻辑门G2的输出发生变化,经过选择器M1后,使得信号DFF1_EN变为1。

5.根据权利要求4所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,DFF1_EN连接到寄存器DFF1、寄存器DFF2、寄存器DFF4和寄存器DFF6的时钟端,并使得它们采样各自D端的输入,由于反馈路径上的反相器,它们的输出变为相反的值,寄存器DFF1的输出连接到选择器M1的选择信号,使得信号DFF1_EN变为0,寄存器DFF2的输出连接到延迟链Di以激活延迟链,寄存器DFF4的输出连接到寄存器DFF5的时钟端,使其时钟端变为0,等待下一次上升沿,寄存器DFF6的输出作为时钟信号,打开本级latch,开始数据通路上的采样。

6.根据权利要求5所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,在延迟链Di的延迟时间后,选择器M2、选择器M3和选择器M4根据LErr的状态决定下一步的操作。

7.根据权利要求6所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,如果LErr为低,信号w4通过选择器M2、或非门G4和选择器M3,连接到寄存器DFF2、寄存器DFF3和寄存器DFF4的时钟端,并使能三个寄存器以改变他们的输出值,寄存器DFF2的输出变为0使得DFF2的时钟信号重新变为0,寄存器DFF3的输出连接到延迟链dic,在经过延迟链dic后,通过选择器M4和或门G9连接到寄存器DFF6的时钟端,寄存器DFF6的输出变为0以关闭本级latch的时钟信号,寄存器DFF4的输出连接到寄存器DFF5的时钟端以改变其输出,在经过延迟链dir的延迟后,使得输出的握手信号状态改变以完成本次数据传输。

8.根据权利要求6所述的基于Click的检测窗口动态调整异步弹性电路控制器,其特征在于,如果LErr为高,选择器M2、M3和M4选择另一条分支,此时,信号w4不会使能寄存器DFF2和DFF4,寄存器DFF3仍能正常使能,使得其输出变为1并激活延迟链dic,在经过dic的延迟时间后,信号w5通过选择器M2连接到寄存器DFF2的时钟端使其输出变为0,并再次激活延迟链Di,经过Di的延迟时间后,信号w4经过逻辑门G5,G6,选择器M3和或门G7连接到寄存器DFF4的时钟端以改变其输出,通过信号w4经过逻辑门G4连接到寄存器DFF3的时钟端以改变其输出,经过延...

【技术特征摘要】

1.一种基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,包括基于click的异步握手控制器和检测窗口动态调整控制器,所述检测窗口动态调整控制器以检测电路产生的错误信号作为输入,实时判断当前情况时序错误率是否过高,如果时序错误率过高,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,减小检测窗口时间以减小时序错误率;如果时序错误率过低,检测窗口动态调整控制器调整异步握手控制器的内部延时和请求路径上的延时,增大检测窗口时间以提高正常工作的时钟频率。

2.根据权利要求1所述的基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,所述异步握手控制器在接收到上一级的请求信号lreq后,使能本级的时钟信号clk以打开锁存器latch,在经过控制器的内部延时后,控制器会检查上一级错误信号lerr的状态,以确定传输的时序正确性,当lerr低时,表示不存在时序错误,异步握手控制器会在两个独立且短暂的延迟后分别关闭latch和改变上一级响应信号lack以及下一级请求信号rreq的状态,如果控制器检测到lerr为高,关闭latch和修改lack、rreq状态会延迟额外的检测窗口时间。这个延迟为数据提供了时间通过本级,并使得下一级延长时间来打开latch采样正确的值,在关闭本级latch之后,控制器生成错误采样信号来收集本次传输中的时序错误信息。

3.根据权利要求1所述的基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,所述异步握手控制器包括寄存器dff1、寄存器dff2、寄存器dff3、寄存器dff4、寄存器dff5、寄存器dff6,逻辑门g1、逻辑门g2、或门g3、或非门g4、逻辑门g5、逻辑门g6、或门g7、逻辑门g8,选择器m1、选择器m2、选择器m3、选择器m4,延迟链di、延迟链dic和延迟链dir。

4.根据权利要求3所述的基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,除寄存器dff4外,寄存器dff1、寄存器dff2、寄存器dff3、寄存器dff4、寄存器dff5、寄存器dff6输出均为初始化为0,逻辑门g1,逻辑门g2和选择器m1用于检测握手信号的变化,当lreq和下一级响应信号rack相位不同时,逻辑门g1或者逻辑门g2的输出发生变化,经过选择器m1后,使得信号dff1_en变为1。

5.根据权利要求4所述的基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,dff1_en连接到寄存器dff1、寄存器dff2、寄存器dff4和寄存器dff6的时钟端,并使得它们采样各自d端的输入,由于反馈路径上的反相器,它们的输出变为相反的值,寄存器dff1的输出连接到选择器m1的选择信号,使得信号dff1_en变为0,寄存器dff2的输出连接到延迟链di以激活延迟链,寄存器dff4的输出连接到寄存器dff5的时钟端,使其时钟端变为0,等待下一次上升沿,寄存器dff6的输出作为时钟信号,打开本级latch,开始数据通路上的采样。

6.根据权利要求5所述的基于click的检测窗口动态调整异步弹性电路控制器,其特征在于,在延迟链di的延迟时间...

【专利技术属性】
技术研发人员:黄凯张铖洪熊东亮蒋小文郑丹丹
申请(专利权)人:浙江大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1