【技术实现步骤摘要】
本申请涉及芯片领域，具体而言，涉及一种静电释放防护结构、晶粒、芯片及电子设备。
技术介绍
1、esd(electro－static discharge，静电释放)对芯片的性能、寿命及制造等造成影响，因此，芯片需进行静电释放防护。由于器件的集成度越高，工艺尺寸越小，导致器件的耐压性能越低，对器件的静电释放防护要求也越高。
2、目前，静电释放的防护电路通常使用二极管保护电路进行静电释放电荷的泄放，而目前的二极管保护电路对静电释放的效率较低，且存在如面积大、防护效果较差，寄生电容限制芯片io(input/output，输入输出)的工作速度等问题，难以同时满足高速io的静电释放防护与高速工作等需求。
技术实现思路
1、有鉴于此，本申请旨在提供一种静电释放防护结构、晶粒、芯片及电子设备，以提高对静电释放的防护能力。
2、第一方面，本申请提供一种静电释放防护结构，包括：保护电路，与被防护电路的电荷释放端连接；所述保护电路在被防护电路正常工作状态下处于截止状态；所述保护电路在所述被防护电路发生静电释放的状态下处于导通状态，以泄放所述被防护电路静电释放的电荷；其中，所述保护电路具有放大特性，所述放大特性为对静电释放电荷形成的电流进行放大的特性。
3、本申请实施例中，保护电路可以与被防护电路的电荷释放端连接，保护电路在被防护电路正常工作状态下处于截止状态，使得被防护电路能够正常工作。保护电路在被防护电路发生静电释放的状态下处于导通状态，以泄放被防护电路静电释放的电
4、一实施例中，所述保护电路包括电源端、接地端、第一放大电路和第二放大电路；所述电源端用于接入电源；所述第一放大电路的输入端与所述第二放大电路的输出端连接；所述电荷释放端连接于所述第一放大电路的输入端与所述第二放大电路的输出端之间；所述第一放大电路的输出端为所述电源端；所述第二放大电路的输入端为所述接地端。
5、本申请实施例中，静电释放的电荷可以通过电源端和接地端进行泄放，将第一放大电路的输入端与第二放大电路的输出端连接，使得静电释放电荷形成的电流可以先被第一放大电路或第二放大电路进行放大，使得更多的电荷和/或电流能够同时被泄放，提高电荷和/或电流的泄放效率，从而提高静电释放防护结构，对静电释放的防护能力。
6、一实施例中，所述第一放大电路包括第一p型二极管和第二p型二极管；所述第一p型二极管的正极与所述第二放大电路的输出端连接；所述第一p型二极管的负极为所述电源端；所述第二p型二极管的正极和负极同时与所述第一p型二极管的负极连接。
7、二极管具有单向导通的特性，使用第一p型二极管和第二p型二极管可以使得保护电路能够在被防护电路正常工作状态下处于截止状态，以及在被防护电路发生静电释放的状态下可以处于导通状态。本申请实施例中，将第二p型二极管的正极和负极同时与第一p型二极管的负极连接，由此，可以使得第一p型二极管和第二p型二极管等效为pnp三极管，三极管具有放大特征，由此可以提高对静电释放的防护能力。相较于其他类型的放大器件，两个二极管在芯片中的面积更小，由此，对于同样的静电释放防护能力，两个二极管占用芯片面积更小，以占用更小的芯片面积提升静电释放防护结构对静电电荷/电流的泄放能力，保证芯片的应用安全。而保护电路占用芯片面积越大产生寄生电容也越大，寄生电容会影响被防护电路的工作速度，因此，相较于三极管，使用两个二极管还可以使得被防护电路具有更高的工作速度。
8、一实施例中，所述第二放大电路包括第一n型二极管和第二n型二极管；所述第一n型二极管的正极为所述接地端；所述第一n型二极管负极与所述第一放大电路的输入端连接；所述第二n型二极管的正极和负极同时与所述第一n型二极管的正极连接。
9、二极管具有单向导通的特性，使用第一n型二极管和第二n型二极管可以使得保护电路能够在被防护电路正常工作状态下处于截止状态，以及在被防护电路发生静电释放的状态下可以处于导通状态。本申请实施例中，将第二n型二极管的正极和负极同时与第一n型二极管的正极连接，由此，可以使得第一p型二极管和第二p型二极管等效为npn三极管，三极管具有放大特征，由此可以提高对静电释放的防护能力。相较于其他类型的放大器件，两个二极管在芯片中的占用面积更小，由此，对于同样的静电释放防护能力，两个二极管占用芯片面积更小。而保护电路占用芯片面积产生寄生电容，寄生电容会影响被防护电路的工作速度，因此，相较于三极管，使用两个二极管还可以使得被防护电路具有更高的工作速度。
10、一实施例中，所述第一放大电路包括第一pmos和第二pmos；所述第一pmos的源极为电源端；所述第一pmos的栅极和漏极雨所述第二放大电路的输出端连接；所述第二pmos的三个极均与所述第一pmos的源极连接。
11、mos管具有寄生二极管的特征，本申请实施例中，将两个pmos通过上述方式连接，可以使得两个pmos管等效为pnp三极管，从而具有与三极管类似的放大特性，从而提高对静电释放的防护等级。
12、一实施例中，所述第二放大电路包括第一nmos管和第二nmos；所述第一nmos的源极为接地端；所述第一nmos的栅极和漏记与所述第一放大电路的输入端连接；所述第二nmos的三个极均与所述第一nmos的源极连接。
13、mos管具有寄生二极管的特征，本申请实施例中，将两个nmos通过上述方式连接，可以使得两个pmos管等效为pnp三极管，从而具有与三极管类似的放大特性，从而提高对静电释放的防护等级。
14、一实施例中，所述第一放大电路包括pnp三极管，所述pnp三极管的发射极、基极为所述电源端。
15、本申请实施例中，pnp三极管具有放大特性，可以对流经pnp三极管的电流进行放大，由此，可以提高对静电释放的电荷进行泄放的效率，从而提高静电释放的防护能力。
16、一实施例中，所述第二放大电路包括npn三极管；所述npn三极管的发射极、基极为所述接地端。
17、本申请实施例中，npn三极管具有放大特性，可以对流经npn三极管的电流进行放大，由此，可以提高对静电释放的电荷进行泄放的效率，从而提高静电释放的防护能力。
18、一实施例中，所述静电释放防护结构包括多个所述保护电路；不同所述保护电路分别与所述被防护电路的不同电荷释放端连接。
19、本申请实施例中，设置多个保护电路分别与被防护电路的不同输出端连接，由此，静电释放防护结构可以对被防护电路不同可能产生静电释放的端口进行保护，提高对静电释放本文档来自技高网...
【技术保护点】
1.一种静电释放防护结构，其特征在于，包括：
2.根据权利要求1所述的静电释放防护结构，其特征在于，所述保护电路包括电源端、接地端、第一放大电路和第二放大电路；所述电源端用于接入电源；
3.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括第一P型二极管和第二P型二极管；
4.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括第一N型二极管和第二N型二极管；
5.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括第一PMOS和第二PMOS；
6.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括第一NMOS管和第二NMOS；
7.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括PNP三极管，所述PNP三极管的发射极、基极为所述电源端。
8.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括NPN三极管；所述NPN三极管的发射极、基极为所述接地端。
9.根据权利要求1
10.根据权利要求1－9任一项所述的静电释放防护结构，其特征在于，所述静电释放防护结构包括多个所述保护电路，各所述保护电路之间相互连接；至少一个所述保护电路与所述被防护电路电荷释放端连接。
11.根据权利要求1－10任一项所述的静电释放防护结构，其特征在于，所述静电释放防护结构包括多个所述保护电路，多个所述保护电路中的至少部分保护电路属于不同类型的静电释放模型。
12.根据权利要求1－11任一项所述的静电释放防护结构，其特征在于，所述保护电路包括：人体模型静电释放保护电路，和/或，充电器件模型静电释放保护电路。
13.一种晶粒，其特征在于，包括如权利要求1－12任一项所述的静电释放防护结构。
14.一种芯片，其特征在于，包括如权利要求13所述的晶粒。
15.一种电子设备，其特征在于，包括如权利要求14所述的芯片。
...【技术特征摘要】
1.一种静电释放防护结构，其特征在于，包括：
2.根据权利要求1所述的静电释放防护结构，其特征在于，所述保护电路包括电源端、接地端、第一放大电路和第二放大电路；所述电源端用于接入电源；
3.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括第一p型二极管和第二p型二极管；
4.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括第一n型二极管和第二n型二极管；
5.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括第一pmos和第二pmos；
6.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括第一nmos管和第二nmos；
7.根据权利要求2所述的静电释放防护结构，其特征在于，所述第一放大电路包括pnp三极管，所述pnp三极管的发射极、基极为所述电源端。
8.根据权利要求2所述的静电释放防护结构，其特征在于，所述第二放大电路包括npn三极管；所述npn三极管的发射极、基极为所述接地端。
【专利技术属性】
技术研发人员：刘勇江，金军贵，张阳，
申请(专利权)人：海光信息技术苏州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。