【技术实现步骤摘要】
本专利技术涉及边沿敏感触发器，尤其是涉及一种抗单粒子翻转的边沿敏感触发器。
技术介绍
1、传统的可编程逻辑块(clb)设计方案中，其时序单元一般由边沿敏感触发器组成。现有的边沿敏感触发器通常由主存储器和从存储器串联组成，主存储器和从存储器内部构造相同，均由一个传输门与一个反相器对电路串联而成，其中反相器对电路由一个反相器反向并联在另一个反相器上组成。边沿敏感触发器内部的两个反相器对电路(主存储器的反相器对电路和从存储器的反相器对电路)由一个传输门隔开，两者间距极小。
2、众所周知，当数字电路工作在辐射环境中时，周围的能量粒子会渗透到数字电路内部，并发生电离辐射产生电子和空穴，单个能量粒子电离而产生的电子和空穴在电场的作用下可能会导致数字电路内部节点电平改变。单个能量粒子电离而产生的电子和空穴在电场的作用下使数字电路内部节点电平发生改变的现象被称为单粒子翻转。
3、现有的边沿敏感触发器作为一种数字电路，在其传输门从关断到导通的时间里，其主存储器和从存储器的反相器对电路的内部节点极易受外部辐射环境的能量粒子影响，此时单个能量粒子电离而产生的电子和空穴在电场的作用下极有可能被主存储器的反相器对电路或者从存储器的反相器对电路的内部电路节点吸收。当反相器对电路的内部电路节点吸收了电子或者空穴，如果该内部电路节点的电平改变(由高电平变为低电平，或者由低电平变为高电平)，此时就发生了单粒子翻转，边沿敏感触发器产生了软错误(softerror)，存储的逻辑数据出错。
4、由于现有的边沿敏感触发器存在单粒子翻转
技术实现思路
1、本专利技术所要解决的技术问题是提供一种抗单粒子翻转的边沿敏感触发器。该边沿敏感触发器在发生单粒子翻转后，逻辑功能仍然能够保持正常，存储的逻辑数据不会出错，在应用于可编程逻辑块时，不会导致可编程逻辑块数据出错，从而能够拓展可编程逻辑块的适用场景。
2、本专利技术解决上述技术问题所采用的技术方案为：一种抗单粒子翻转的边沿敏感触发器，包括主存储器和从存储器，所述的主存储器和所述的从存储器均包括一个传输门和一个反相器对电路，所述的主存储器用于读取待存储数据并对待存储数据进行存储，所述的从存储器用于从所述的主存储器处读取数据并对读取的数据进行存储，所述的边沿敏感触发器还包括翻转检测纠正器，所述的翻转检测纠正器用于判断所述的边沿敏感触发器是否产生了单粒子翻转并根据判断结果进行数据输出，如果产生了单粒子翻转，所述的翻转检测纠正器将所述的从存储器处存储的数据纠正为正确数据后作为所述的边沿敏感触发器的输出数据进行输出，如果没有产生单粒子翻转，所述的翻转检测纠正器直接将从存储器处存储的数据作为所述的边沿敏感触发器的输出数据进行输出。
3、所述的一种抗单粒子翻转的边沿敏感触发器还包括时钟门控电路、多路复用器、同步置复位电路和异步置复位电路，所述的多路复用器用于将作为待存储数据的外部数据dx或者可编程逻辑块的查找表中的参考数据o5输出至所述的主存储器，所述的时钟门控电路用于控制所述的同步置复位电路、所述的主存储器、所述的从存储器和所述的翻转检测纠正器按照预设时序协调工作，所述的同步置复位电路一方面用于控制所述的主存储器实现同步置位或者同步复位，另一方面与所述的异步置复位电路用于控制所述的从存储器实现异步置位或者异步复位，以保证所述的主存储器和所述的从存储器能够正确地执行数据擦除、写入操作。
4、所述的多路复用器具有第一输入端、第二输入端、输出端和选择端，所述的多路复用器的第一输入端用于接入外部数据dx，所述的多路复用器的第二输入端用于接入可编程逻辑块的查找表中的参考数据o5，所述的多路复用器的选择端用于接入选择信号sel_dff，所述的选择信号sel_dff用于选择所述的多路复用器的第一输入端与其输出端连通，或者选择所述的多路复用器的第二输入端与其输出端连通，当所述的多路复用器的第一输入端与其输出端连通时，其第一输入端接入的外部数据dx通过其输出端输出，当所述的多路复用器的第二输入端与其输出端连通时，其第二输入端接入的参考数据o5通过其输出端输出；所述的时钟门控电路具有时钟输入端、第一时钟输出端、第二时钟输出端和使能端，所述的时钟门控电路的时钟输入端用于接入外部时钟信号clk，第一时钟输出端用于输出第一时钟信号clks，第二时钟输出端用于输出第二时钟信号clksn，使能端用于接入使能信号ce；当所述的使能信号ce为高电平时，所述的第一时钟信号clks与所述的外部时钟信号clk幅值相同，且相位相同，所述的第二时钟信号clksn与所述的外部时钟信号clk幅值相同，但相位相反，此时所述的时钟门控电路处于正常工作状态；当所述的使能信号ce为低电平时，所述的第一时钟信号clks和所述的第二时钟信号clksn均与外部时钟信号clk无关，所述的第一时钟信号clks保持为低电平，所述的第二时钟信号clksnclksn保持为高电平，此时所述的时钟门控电路处于非工作状态；所述的主存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的从存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的同步置复位电路具有时钟端、第一输入端、第二输入端、第一输出端和第二输出端，所述的同步置复位电路的第一输入端用于接入外部输入的第一控制信号srhigh，所述的同步置复位电路的第二输入端用于接入外部输入的第二控制信号srlow，所述的同步置复位电路的第一输出端用于输出第一同步置复位信号b，所述的同步置复位电路的第二输出端用于输出第二同步置复位信号w，所述的异步置复位电路具有第一输入端、第二输入端、控制端、第一输出端和第二输出端，所述的异步置复位电路的控制端用于接入异步置复位控制信号set，所述的异步置复位电路的第一输出端用于输出第一异步置复位信号e，所述的异步置复位电路的第二输出端用于输出第二异步置复位信号f，所述的翻转检测纠正器具有输入端、时钟端和输出端，所述的翻转检测纠正器的时钟端用于接入外部时钟信号clk；所述的时钟门控电路的第一时钟输出端分别与所述的主存储器的第一时钟端、所述的从存储器的第一时钟端和所述的同步置复位电路的时钟端连接，所述的时钟门控电路的第二时钟输出端分别与所述的主存储器的第二时钟端和所述的从存储器的第二时钟端连接，所述的同步置复位电路的第一输出端分别与所述的主存储器的第一置复位端和所述的异步置复位电路的第一输入端连接，所述的同步置复位电路的第二输出端分别与所述的主存储器的第二置复位端和所述的异步置复位电路的第二输入端连接，所述的异步置复位电路的第一输出端与所述的从存储器的第一置复位端连接，所述的异步置复位电路的第二输出端与所述的从存储器的第二置复位端连接，所述的从存储器的输出端与所述的翻转检测纠正器的输入端连接；所述的多路本文档来自技高网...
【技术保护点】
1.一种抗单粒子翻转的边沿敏感触发器，包括主存储器和从存储器，所述的主存储器和所述的从存储器均包括一个传输门和一个反相器对电路，所述的主存储器用于读取待存储数据并对待存储数据进行存储，所述的从存储器用于从所述的主存储器处读取数据并对读取的数据进行存储，其特征在于所述的边沿敏感触发器还包括翻转检测纠正器，所述的翻转检测纠正器用于判断所述的边沿敏感触发器是否产生了单粒子翻转并根据判断结果进行数据输出，如果产生了单粒子翻转，所述的翻转检测纠正器将所述的从存储器处存储的数据纠正为正确数据后作为所述的边沿敏感触发器的输出数据进行输出，如果没有产生单粒子翻转，所述的翻转检测纠正器直接将从存储器处存储的数据作为所述的边沿敏感触发器的输出数据进行输出。
2.根据权利要求1所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于还包括时钟门控电路、多路复用器、同步置复位电路和异步置复位电路，所述的多路复用器用于将作为待存储数据的外部数据DX或者可编程逻辑块的查找表中的参考数据O5输出至所述的主存储器，所述的时钟门控电路用于控制所述的同步置复位电路、所述的主存储器、所述的从存储器和所述的翻转检
3.根据权利要求2所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于所述的多路复用器具有第一输入端、第二输入端、输出端和选择端，所述的多路复用器的第一输入端用于接入外部数据DX，所述的多路复用器的第二输入端用于接入可编程逻辑块的查找表中的参考数据O5，所述的多路复用器的选择端用于接入选择信号SEL_DFF，所述的选择信号SEL_DFF用于选择所述的多路复用器的第一输入端与其输出端连通，或者选择所述的多路复用器的第二输入端与其输出端连通，当所述的多路复用器的第一输入端与其输出端连通时，其第一输入端接入的外部数据DX通过其输出端输出，当所述的多路复用器的第二输入端与其输出端连通时，其第二输入端接入的参考数据O5通过其输出端输出；所述的时钟门控电路具有时钟输入端、第一时钟输出端、第二时钟输出端和使能端，所述的时钟门控电路的时钟输入端用于接入外部时钟信号CLK，第一时钟输出端用于输出第一时钟信号CLKS，第二时钟输出端用于输出第二时钟信号CLKSN，使能端用于接入使能信号CE；当所述的使能信号CE为高电平时，所述的第一时钟信号CLKS与所述的外部时钟信号CLK幅值相同，且相位相同，所述的第二时钟信号CLKSN与所述的外部时钟信号CLK幅值相同，但相位相反，此时所述的时钟门控电路处于正常工作状态；当所述的使能信号CE为低电平时，所述的第一时钟信号CLKS和所述的第二时钟信号CLKSN均与外部时钟信号CLK无关，所述的第一时钟信号CLKS保持为低电平，所述的第二时钟信号CLKSNCLKSN保持为高电平，此时所述的时钟门控电路处于非工作状态；所述的主存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的从存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的同步置复位电路具有时钟端、第一输入端、第二输入端、第一输出端和第二输出端，所述的同步置复位电路的第一输入端用于接入外部输入的第一控制信号SRHIGH，所述的同步置复位电路的第二输入端用于接入外部输入的第二控制信号SRLOW，所述的同步置复位电路的第一输出端用于输出第一同步置复位信号B，所述的同步置复位电路的第二输出端用于输出第二同步置复位信号W，所述的异步置复位电路具有第一输入端、第二输入端、控制端、第一输出端和第二输出端，所述的异步置复位电路的控制端用于接入异步置复位控制信号SET，所述的异步置复位电路的第一输出端用于输出第一异步置复位信号E，所述的异步置复位电路的第二输出端用于输出第二异步置复位信号F，所述的翻转检测纠正器具有输入端、时钟端和输出端，所述的翻转检测纠正器的时钟端用于接入外部时钟信号CLK；所述的时钟门控电路的第一时钟输出端分别与所述的主存储器的第一时钟端、所述的从存储器的第一时钟端和所述的同步置复位电路的时钟端连接，所述的时钟门控电路的第二时钟输出端分别与所述的主存储器的第二时钟端和所述的从存储器的第二时钟端连接，所述的同步置复位电路的第一输出端分别与所述的主存储器的第一置复位端和所述的异步置复位电路的第一输入端连接，所述的同步置复位电路的第二输出端分别与所述的主存储器的第二置复位端和所述的异步置复位电路的第二输入端连接，所述的异步置复位电路的第一输出端与所述的从存储...
【技术特征摘要】
1.一种抗单粒子翻转的边沿敏感触发器，包括主存储器和从存储器，所述的主存储器和所述的从存储器均包括一个传输门和一个反相器对电路，所述的主存储器用于读取待存储数据并对待存储数据进行存储，所述的从存储器用于从所述的主存储器处读取数据并对读取的数据进行存储，其特征在于所述的边沿敏感触发器还包括翻转检测纠正器，所述的翻转检测纠正器用于判断所述的边沿敏感触发器是否产生了单粒子翻转并根据判断结果进行数据输出，如果产生了单粒子翻转，所述的翻转检测纠正器将所述的从存储器处存储的数据纠正为正确数据后作为所述的边沿敏感触发器的输出数据进行输出，如果没有产生单粒子翻转，所述的翻转检测纠正器直接将从存储器处存储的数据作为所述的边沿敏感触发器的输出数据进行输出。
2.根据权利要求1所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于还包括时钟门控电路、多路复用器、同步置复位电路和异步置复位电路，所述的多路复用器用于将作为待存储数据的外部数据dx或者可编程逻辑块的查找表中的参考数据o5输出至所述的主存储器，所述的时钟门控电路用于控制所述的同步置复位电路、所述的主存储器、所述的从存储器和所述的翻转检测纠正器按照预设时序协调工作，所述的同步置复位电路一方面用于控制所述的主存储器实现同步置位或者同步复位，另一方面与所述的异步置复位电路用于控制所述的从存储器实现异步置位或者异步复位，以保证所述的主存储器和所述的从存储器能够正确地执行数据擦除、写入操作。
3.根据权利要求2所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于所述的多路复用器具有第一输入端、第二输入端、输出端和选择端，所述的多路复用器的第一输入端用于接入外部数据dx，所述的多路复用器的第二输入端用于接入可编程逻辑块的查找表中的参考数据o5，所述的多路复用器的选择端用于接入选择信号sel_dff，所述的选择信号sel_dff用于选择所述的多路复用器的第一输入端与其输出端连通，或者选择所述的多路复用器的第二输入端与其输出端连通，当所述的多路复用器的第一输入端与其输出端连通时，其第一输入端接入的外部数据dx通过其输出端输出，当所述的多路复用器的第二输入端与其输出端连通时，其第二输入端接入的参考数据o5通过其输出端输出；所述的时钟门控电路具有时钟输入端、第一时钟输出端、第二时钟输出端和使能端，所述的时钟门控电路的时钟输入端用于接入外部时钟信号clk，第一时钟输出端用于输出第一时钟信号clks，第二时钟输出端用于输出第二时钟信号clksn，使能端用于接入使能信号ce；当所述的使能信号ce为高电平时，所述的第一时钟信号clks与所述的外部时钟信号clk幅值相同，且相位相同，所述的第二时钟信号clksn与所述的外部时钟信号clk幅值相同，但相位相反，此时所述的时钟门控电路处于正常工作状态；当所述的使能信号ce为低电平时，所述的第一时钟信号clks和所述的第二时钟信号clksn均与外部时钟信号clk无关，所述的第一时钟信号clks保持为低电平，所述的第二时钟信号clksnclksn保持为高电平，此时所述的时钟门控电路处于非工作状态；所述的主存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的从存储器具有输入端、第一置复位端、第二置复位端、第一时钟端、第二时钟端和输出端，所述的同步置复位电路具有时钟端、第一输入端、第二输入端、第一输出端和第二输出端，所述的同步置复位电路的第一输入端用于接入外部输入的第一控制信号srhigh，所述的同步置复位电路的第二输入端用于接入外部输入的第二控制信号srlow，所述的同步置复位电路的第一输出端用于输出第一同步置复位信号b，所述的同步置复位电路的第二输出端用于输出第二同步置复位信号w，所述的异步置复位电路具有第一输入端、第二输入端、控制端、第一输出端和第二输出端，所述的异步置复位电路的控制端用于接入异步置复位控制信号set，所述的异步置复位电路的第一输出端用于输出第一异步置复位信号e，所述的异步置复位电路的第二输出端用于输出第二异步置复位信号f，所述的翻转检测纠正器具有输入端、时钟端和输出端，所述的翻转检测纠正器的时钟端用于接入外部时钟信号clk；所述的时钟门控电路的第一时钟输出端分别与所述的主存储器的第一时钟端、所述的从存储器的第一时钟端和所述的同步置复位电路的时钟端连接，所述的时钟门控电路的第二时钟输出端分别与所述的主存储器的第二时钟端和所述的从存储器的第二时钟端连接，所述的同步置复位电路的第一输出端分别与所述的主存储器的第一置复位端和所述的异步置复位电路的第一输入端连接，所述的同步置复位电路的第二输出端分别与所述的主存储器的第二置复位端和所述的异步置复位电路的第二输入端连接，所述的异步置复位电路的第一输出端与所述的从存储器的第一置复位端连接，所述的异步置复位电路的第二输出端与所述的从存储器的第二置复位端连接，所述的从存储器的输出端与所述的翻转检测纠正器的输入端连接；所述的多路复用器的输出端与所述的主存储器的输入端连接，所述的从存储器的输出端与所述的翻转检测纠正器的输入端连接。
4.根据权利要求3所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于所述的翻转检测纠正器包括第一反相器、第二反相器、第三反相器、第四反相器、两个二输入异或门、第一pmos管、第二pmos管和第一nmos管，所述的二输入异或门具有第一输入端、第二输入端和输出端，将两个二输入异或门分别称为第一异或门和第二异或门，所述的第一反相器的输入端、所述的第一异或门的第一输入端和所述的第二异或门的第一输入端连接，且其连接端为所述的翻转检测纠正器的输入端，所述的第一反相器的输出端和所述的第一异或门的第二输入端连接，所述的第一异或门的输出端和所述的第一pmos管的栅极连接，所述的第一pmos管的源极接入工作电源，所述的第一pmos管的漏极和所述的第二pmos管的源极连接，所述的第二pmos管的栅极和所述的第一nmos管的栅极连接，且其连接端为所述的翻转检测纠正器的时钟端，所述的第二pmos管的漏极、所述的第一nmos管的漏极、所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第一nmos管的源极接地gnd，所述的第二反相器的输入端、所述的第三反相器的输出端和所述的第二异或门的第二输入端连接，所述的第二异或门的输出端和所述的第四反相器的输入端连接，所述的第四反相器的输出端为所述的翻转检测纠正器的输出端。
5.根据权利要求3所述的一种抗单粒子翻转的边沿敏感触发器，其特征在于所述的多路复用器包括第三p...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。