【技术实现步骤摘要】
本专利技术属于存内计算，更具体地，本专利技术涉及一种具有自校正功能的存内计算模块及存内计算结构。
技术介绍
1、基于sram的存内计算技术，可以减少数据在处理器和内存存储器之间的频繁传输，从而提高系统性能，降低功耗和成本,大幅提升芯片算力和能效比，该存内计算技术也正被用于汽车电子系统中的算力芯片采用。
2、在汽车的底盘控制的电子系统中，有些控制通路需要对当前的传感器数据进行非常快速的计算处理并对执行部件的进行实时控制，其最高级别的功能安全及计算可靠性与实时性往往需要硬件能够自行带有容错和纠错能力，将偶然发生的异常自动校正，以保障系统持续正常工作。
3、此外，但是汽车的底盘控制的电子系统对部分传感数据的计算可靠性要求并不高，此时硬件的容错和纠错能力会导致计算资源的浪费。因此，现有的存内计算结构在满足无法实现两者的均衡。
技术实现思路
1、本专利技术提供一种具有自校正功能的存内计算模块，旨在改善上述问题。
2、本专利技术是这样实现的，提供了一种具有自校正功能的存内计算模块，其特征在于，所述存内计算模块包括：
3、三个io计算通道；
4、多路器demux，与三个io计算通道的系数向量w输入端连；
5、仲裁器，与三个io计算通道的输出端连接；
6、io计算通道对输入数据进行矩阵乘法计算，将计算结果输出至仲裁器，仲裁器输出计算结果；
7、输入数据包括系数向量w及待计算的输入向量xin，其中，输入向
8、进一步的，每个io计算通道设置有存储单元，用于存储系数向量w。
9、进一步的，存内计算模块存在自校正模式及普通模式，存内计算模块基于模式选择信号来选择自校正模式或普通模式；
10、自校正模式下，三个io计算通道采用相同的系数向量w与输入向量xin进行乘法运算，仲裁器输出仲裁后的计算结果；
11、普通模式下，三个io计算通道采用各自不同的系数向量w与输入向量xin进行乘法运算，仲裁器直接输出三个计算通道的计算结果。
12、进一步的，自校正模式下的存内计算模块的校正过程具体如下：
13、通过多路器demux将系数向量w输入三个io计算通道，分别存储至三个io计算通道对应的存储单元；
14、将输入向量xin并行输入三个io计算通道，每个io计算通道将输入向量xin与各自存储单元中的系数向量w进行相乘运算；
15、仲裁器将io计算通道输出的三个计算结果进行比较，存在一路计算结果与其他两路的计算结果不一致时，则认定该路计算结果错误，将其他两路的计算结果作为正确的计算结果进行输出。
16、进一步的，存内计算模块存在普通模式，在普通模式下的存内计算过程具体如下：
17、通过多路器demux将三个系数向量wa、wb及wc分别输入三个io计算通道，分别存储至三个io计算通道对应的存储单元；
18、将输入向量xin并行输入对应的三个io计算通道，每个io计算通道将输入向量xin与各自存储单元中的系数向量w进行相乘运算；
19、仲裁器直接输出三个io计算通道的计算结果。
20、进一步的，若io计算通道的输出计算结果nout的数据位宽为kbit，仲裁器的电路结构包括用于每个数据位的运算电路，运算电路具体如下：
21、三个io计算通道的输入两两组合后，分别输入三个与门and，三个与门and输出端与或门or的输入端连接，或门or的输出端及io计算通道a的输出端分别连接二选一选择器的两个输入端，二选一选择器输出计算结果out，
22、异或门xor，其输入端与三个io计算通道的输出连接，其输出端及模式控制信号mode与与门and连接，与门and输出xor；
23、二选一选择器与模式控制输入信号mode连接，在模式选择输入信号mode输入1时，二选一选择器选择或门or的输出作为out的输出，在模式选择输入信号mode输入0时，二选一选择器选择io计算通道a的输出outa，io计算通道b及io计算通道c直接输出outb及outc；
24、k个运算电路的输出xor均输入或门or，或门or输出错误表示fall。
25、进一步的，系数向量w的读入电路具体如下：
26、两个二选一选择器，模式控制输入信号mode输入两个二选一选择器；
27、多路器demux存在三个输入端，输入端da、输入端db及输入端dc；输入端da直接输出da；输入端da分别与两个二选一选择器的一个输入端连接，输入端db及输入端dc分别与两个二选一选择器的另一个输入端连接；在mode＝1时，两个二选一选择器选择da输出，在mode＝0，两个二选一选择器选择db、dc输出。
28、进一步的，系数向量w的读出电路具体如下：
29、三个io计算通道的系数向量w数据da、db和dc从demux端口da、db和dc读出；
30、三输入比较器，比较三个io计算通道读出的系数向量w是否完全一致，若完全一致，则三输入比较器输出out为0，否则out为1；
31、三输入比较器输出与门and连接，与门and的另一输入端输入模式控制输入信号mode；
32、与门and逻辑运算后形成demux的系数读取出错标志信号w_err，在普通模式下，w_err固定输出为0；在自校正模式下，w_err输出为三输入比较器的结果。
33、本专利技术是这样实现的，一种有自校正功能的存内计算模块及存内计算结构，所述存内计算结构包括：
34、n个并行的上述存内计算模块；
35、存内计算模块中的多路器demux、仲裁器连接；
36、输入向量xin并行输入n个存内计算模块中的三个io计算通道，当模式选择信号为普通模式时，n个存内计算模块中的多路器将系数向量wa、wb及wc分别输入存内计算模块内的三个io计算通道，仲裁器直接输出三个io计算通道的计算结果；当模式选择信号为自校正模式时，n个存内计算模块中多路器将系数向量w复制并行输入存内计算模块内的三个io计算通道，仲裁器输出仲裁后的计算结果。
37、本专利技术提供的具有校正功能的存内计算结构，针对该功能安全较高数据，选择自校正模式，此时数据的功能安全性能远远高于普通模式，在功能安全要求要求较低的数据，选择普通模式，此时数据的运算能力极大的提高了，算力为自校正模式下的3倍，均衡考虑了存内计算的功能安全等级及运算能力。
本文档来自技高网...【技术保护点】
1.一种具有自校正功能的存内计算模块，其特征在于，所述存内计算模块包括：
2.如权利要求1所述具有自校正功能的存内计算模块，其特征在于，每个IO计算通道设置有存储单元，用于存储系数向量W。
3.如权利要求1所述具有自校正功能的存内计算模块，其特征在于，存内计算模块存在自校正模式及普通模式，存内计算模块基于模式选择信号来选择自校正模式或普通模式；
4.权利要求3所述具有自校正功能的存内计算模块，其特征在于，自校正模式下的存内计算模块的校正过程具体如下：
5.如权利要求1所述具有自校正功能的存内计算模块，其特征在于，存内计算模块存在普通模式，在普通模式下的存内计算过程具体如下：
6.权利要求3所述具有自校正功能的存内计算模块，其特征在于，若IO计算通道的输出计算结果NOUT的数据位宽为Kbit，仲裁器的电路结构包括用于每个数据位的运算电路，运算电路具体如下：
7.权利要求3所述具有自校正功能的存内计算模块，其特征在于，系数向量W的读入电路具体如下：
8.权利要求3所述具有自校正功能的存内计算模块，其特
9.一种有自校正功能的存内计算结构，其特征在于，所述存内计算结构包括：
...【技术特征摘要】
1.一种具有自校正功能的存内计算模块，其特征在于，所述存内计算模块包括：
2.如权利要求1所述具有自校正功能的存内计算模块，其特征在于，每个io计算通道设置有存储单元，用于存储系数向量w。
3.如权利要求1所述具有自校正功能的存内计算模块，其特征在于，存内计算模块存在自校正模式及普通模式，存内计算模块基于模式选择信号来选择自校正模式或普通模式；
4.权利要求3所述具有自校正功能的存内计算模块，其特征在于，自校正模式下的存内计算模块的校正过程具体如下：
5.如权利要求1所述具有自校正功能的存内计算模块，其特...
【专利技术属性】
技术研发人员：胡健，
申请(专利权)人：上海砺群科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。