System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 像素驱动电路及显示面板制造技术_技高网

像素驱动电路及显示面板制造技术

技术编号:40274210 阅读:7 留言:0更新日期:2024-02-02 23:00
本申请实施例公开了一种像素驱动电路及显示面板。本申请实施例的像素驱动电路及显示面板,在第一复位电路的第一初始信号线和第二复位电路的第二初始信号线之间增设第一电容,使得第二初始信号线的电容增大,提高抗耦合能力,当第四节点进行复位时,降低第二初始信号线受数据线耦合的影响,从而降低了出现亮暗线的风险。

【技术实现步骤摘要】

本申请涉及显示,具体涉及一种像素驱动电路及显示面板


技术介绍

1、在现有的低温多晶氧化物(low temperature poly-oxide,ltpo)薄膜晶体管驱动的产品中,采用8t(8个薄膜晶体管)像素驱动电路的产品在市场上的推广较多。但是,8tltpo产品在低灰阶时,屏幕中间会出现亮暗线,影响显示效果。


技术实现思路

1、本申请实施例提供一种像素驱动电路及显示面板,可以降低显示面板出现亮暗线的风险。

2、本申请实施例提供一种像素驱动电路,其包括:

3、第一晶体管,所述第一晶体管为驱动晶体管,所述第一晶体管的栅极连接于第一节点,所述第一晶体管的第一极连接于第二节点,所述第一晶体管的第二极连接于第三节点;

4、数据写入电路,所述数据写入电路连接于所述第二节点,所述数据写入电路用于响应第一栅极驱动信号将数据信号写入所述第二节点;

5、阈值补偿电路,所述阈值补偿电路连接所述第一节点和所述第三节点,所述阈值补偿电路用于响应第二栅极驱动信号以连通所述第一节点和所述第三节点;

6、第一复位电路,所述第一复位电路连接所述第一节点和第一初始信号线,用于响应第一复位信号将所述第一初始信号线的信号传输到所述第一节点;

7、控制电路,所述控制电路连接所述第二节点、所述第三节点和第四节点,用于响应使能信号将所述第一电源端的信号传输到所述第二节点,以及用于响应所述使能信号以连通所述第三节点和所述第四节点;

8、第二复位电路,连接所述第四节点和第二初始信号线,用于响应第二复位信号将所述第二初始信号线的信号传输到所述第四节点;

9、第一电容,所述第一电容的一端连接于所述第一初始信号线,所述第一电容的另一端连接于所述第二初始信号线;以及

10、发光器件,所述发光器件的阳极连接于所述第四节点。

11、可选的,在本申请的一些实施例中,所述像素驱动电路还包括第二电容、第三电容和第三复位电路,所述第二电容的一端连接于所述第一节点,所述第一电容的另一端连接于所述数据写入电路的控制端;

12、所述第三电容的一端连接于所述第一节点,所述第三电容的另一端连接于所述第一电源端;

13、所述第三复位电路连接于所述第二节点和第二电源端,所述第三复位电路用于响应于所述第二复位信号将所述第二电源端的信号输入到所述第二节点。

14、可选的,在本申请的一些实施例中,所述数据写入电路包括第二晶体管,所述第二晶体管的栅极连接于所述第二电容和用于接入所述第一栅极驱动信号,所述第二晶体管的第一极用于接入所述数据信号,所述第二晶体管的第二极连接于所述第二节点;

15、所述阈值补偿电路包括第三晶体管,所述第三晶体管的栅极用于接入所述第二栅极驱动信号,所述第三晶体管的第一极连接于所述第一节点,所述第三晶体管的第二极连接于所述第三节点;

16、所述第一复位电路包括第四晶体管,所述第四晶体管的栅极用于接入所述第一复位信号,所述第四晶体管的第一极连接于所述第一初始信号线,所述第四晶体管的第二极连接于所述第一节点;

17、所述控制电路包括第五晶体管和第六晶体管,所述第五晶体管的栅极用于接入所述使能信号,所述第五晶体管的第一极连接于所述第一电源端,所述第五晶体管的第二极连接于所述第二节点,所述第六晶体管的栅极用于接入所述使能信号,所述第六晶体管的第一极连接于所述第三节点,所述第六晶体管的第二极连接于所述第四节点;

18、所述第二复位电路包括第七晶体管,所述第七晶体管的栅极用于接入所述第二复位信号,所述第七晶体管的第一极连接于所述第二初始信号线,所述第七晶体管的第二极连接于所述第四节点;

19、所述第三复位电路包括第八晶体管,所述第八晶体管的栅极用于接入所述第二复位信号,所述第八晶体管的第一极连接于所述第二电源端,所述第八晶体管的第二极连接于所述第二节点。

20、可选的,在本申请的一些实施例中,所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为p型低温多晶硅晶体管,所述第三晶体管和所述第四晶体管为n型氧化物晶体管。

21、可选的,在本申请的一些实施例中,所述第一电容的电容值大于或等于14.4ff。

22、相应的,本申请实施例还提供一种显示面板,其包括如上述任意一项实施例所述的像素驱动电路。

23、可选的,在本申请的一些实施例中,所述显示面板包括衬底、第一绝缘层和第二绝缘层,所述第一初始信号线包括第一段,所述第一电容包括第一极板和第二极板,所述第一段设置在所述衬底上,所述第一绝缘层覆盖所述第一段,所述第一极板设置在所述第一绝缘层远离所述衬底的一侧,所述第一段连接于所述第一极板,所述第二绝缘层覆盖所述第一极板;

24、所述第二初始信号线包括第二段,所述第二段连接于所述第二极板且与所述第二极板同层设置在所述第二绝缘层远离所述衬底的一侧;在垂直于所述显示面板的板面的方向上,所述第一极板和所述第二极板重叠设置。

25、可选的,在本申请的一些实施例中,所述显示面板还包括用于接入所述数据信号的数据线,所述数据线设置在所述第二绝缘层远离所述衬底的一侧,在垂直于所述显示面板的板面的方向上,所述数据线和所述第二段部分重叠设置,所述数据线与所述第二段形成寄生电容,所述第一电容大于所述寄生电容。

26、可选的,在本申请的一些实施例中,所述第一电容还包括所述第一段向所述第一极板的方向延伸形成的补偿极板,所述补偿极板包括相连的第一部分和第二部分,其中,在所述显示面板的正投影图案中,所述第一部分分别与所述第一极板和所述第二极板重叠设置,所述第二部分位于所述第一极板的外侧,所述第二部分与所述第二极板部分重叠设置。

27、可选的,在本申请的一些实施例中,所述补偿极板的电阻率小于所述第一极板的电阻率。

28、可选的,在本申请的一些实施例中,所述第一初始信号线还包括转接段、连接段和第一输入段,所述转接段与所述第二段同层且间隔设置在所述第二绝缘层上,所述连接段、所述第一输入段、所述第一极板同层设置在所述第一绝缘层上,所述连接段连接于所述第一极板和所述第一输入段,所述第一输入段连接于所述第一复位电路,所述第二绝缘层上设置有第一过孔和第二过孔,所述第一过孔还贯穿所述第一绝缘层并暴露所述第一段,所述第二过孔暴露所述连接段,所述转接段的一端通过所述第一过孔连接于所述第一段,所述转接段的另一端通过所述第二过孔连接于所述连接段。

29、可选的,在本申请的一些实施例中,所述连接段、所述第一输入段、所述第一极板和所述第一复位电路的第四晶体管的有源层同层设置且四者的材料均包括金属氧化物半导体。

30、本申请实施例的像素驱动电路及显示面板,在第一复位电路的第一初始信号线和第二复位电路的第二初始信号线之间增设第一电容,使得第二初始信号线的电容增大,提高抗耦合能力本文档来自技高网...

【技术保护点】

1.一种像素驱动电路,其特征在于,包括:

2.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括第二电容、第三电容和第三复位电路,所述第二电容的一端连接于所述第一节点,所述第一电容的另一端连接于所述数据写入电路的控制端;

3.根据权利要求2所述的像素驱动电路,其特征在于,所述数据写入电路包括第二晶体管,所述第二晶体管的栅极连接于所述第二电容和用于接入所述第一栅极驱动信号,所述第二晶体管的第一极用于接入所述数据信号,所述第二晶体管的第二极连接于所述第二节点;

4.根据权利要求3所述的像素驱动电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为P型低温多晶硅晶体管,所述第三晶体管和所述第四晶体管为N型氧化物晶体管。

5.根据权利要求1-4任意一项所述像素驱动电路,其特征在于,所述第一电容的电容值大于或等于14.4fF。

6.一种显示面板,其特征在于,包括如权利要求1-5任意一项所述的像素驱动电路。

7.根据权利要求6所述的显示面板,其特征在于,所述显示面板包括衬底、第一绝缘层和第二绝缘层,所述第一初始信号线包括第一段,所述第一电容包括第一极板和第二极板,所述第一段设置在所述衬底上,所述第一绝缘层覆盖所述第一段,所述第一极板设置在所述第一绝缘层远离所述衬底的一侧,所述第一段连接于所述第一极板,所述第二绝缘层覆盖所述第一极板;

8.根据权利要求7所述的显示面板,其特征在于,所述显示面板还包括用于接入所述数据信号的数据线,所述数据线设置在所述第二绝缘层远离所述衬底的一侧,在垂直于所述显示面板的板面的方向上,所述数据线和所述第二段部分重叠设置,所述数据线与所述第二段形成寄生电容,所述第一电容大于所述寄生电容。

9.根据权利要求8所述的显示面板,其特征在于,所述第一电容还包括所述第一段向所述第一极板的方向延伸形成的补偿极板,所述补偿极板包括相连的第一部分和第二部分,其中,在所述显示面板的正投影图案中,所述第一部分分别与所述第一极板和所述第二极板重叠设置,所述第二部分位于所述第一极板的外侧,所述第二部分与所述第二极板部分重叠设置。

10.根据权利要求9所述的显示面板,其特征在于,所述补偿极板的电阻率小于所述第一极板的电阻率。

11.根据权利要求9或10所述的显示面板,其特征在于,所述第一初始信号线还包括转接段、连接段和第一输入段,所述转接段与所述第二段同层且间隔设置在所述第二绝缘层上,所述连接段、所述第一输入段、所述第一极板同层设置在所述第一绝缘层上,所述连接段连接于所述第一极板和所述第一输入段,所述第一输入段连接于所述第一复位电路,所述第二绝缘层上设置有第一过孔和第二过孔,所述第一过孔还贯穿所述第一绝缘层并暴露所述第一段,所述第二过孔暴露所述连接段,所述转接段的一端通过所述第一过孔连接于所述第一段,所述转接段的另一端通过所述第二过孔连接于所述连接段。

12.根据权利要求11所述的显示面板,其特征在于,所述连接段、所述第一输入段、所述第一极板和所述第一复位电路的第四晶体管的有源层同层设置且四者的材料均包括金属氧化物半导体。

...

【技术特征摘要】

1.一种像素驱动电路,其特征在于,包括:

2.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括第二电容、第三电容和第三复位电路,所述第二电容的一端连接于所述第一节点,所述第一电容的另一端连接于所述数据写入电路的控制端;

3.根据权利要求2所述的像素驱动电路,其特征在于,所述数据写入电路包括第二晶体管,所述第二晶体管的栅极连接于所述第二电容和用于接入所述第一栅极驱动信号,所述第二晶体管的第一极用于接入所述数据信号,所述第二晶体管的第二极连接于所述第二节点;

4.根据权利要求3所述的像素驱动电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为p型低温多晶硅晶体管,所述第三晶体管和所述第四晶体管为n型氧化物晶体管。

5.根据权利要求1-4任意一项所述像素驱动电路,其特征在于,所述第一电容的电容值大于或等于14.4ff。

6.一种显示面板,其特征在于,包括如权利要求1-5任意一项所述的像素驱动电路。

7.根据权利要求6所述的显示面板,其特征在于,所述显示面板包括衬底、第一绝缘层和第二绝缘层,所述第一初始信号线包括第一段,所述第一电容包括第一极板和第二极板,所述第一段设置在所述衬底上,所述第一绝缘层覆盖所述第一段,所述第一极板设置在所述第一绝缘层远离所述衬底的一侧,所述第一段连接于所述第一极板,所述第二绝缘层覆盖所述第一极板;

8.根据权利要求7所述的显示面板,其特征在于,所述显示面板还包括用于接入所述数据...

【专利技术属性】
技术研发人员:王程
申请(专利权)人:武汉华星光电半导体显示技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1