【技术实现步骤摘要】
本专利技术属于i2c总线通信，应用于从机设备测试过程中，具体为一种i2c从机设备的容错能力测试系统及方法。
技术介绍
1、集成电路总线（inter-integrated circuit, iic）是一种简单可靠、半双工和同步串行的控制总线，通常被称作i2c总线。i2c测试则是一种用于评估和验证i2c从机设备的功能与性能的测试方法；其包括发送和接收数据、检测通信错误、验证时序与电平要求等方面的测试内容。通过i2c测试，可以确保从机设备在不同信号环境下正确识别和处理主机设备发送的数据，并保证数据的准确传输和通信的可靠。
2、在i2c总线技术中，时钟线（serial clock, scl）和数据线（serial data, sda）是其中的两个基本信号线。时钟线scl用于同步主机设备与从机设备的数据传输，主机设备通过控制scl上的时钟脉冲，来指示数据传输的时序；数据线sda用于传输主机设备和从机设备之间的数据，数据在sda上通过电平的高低来表示，通过控制sda上的电平，主机设备和从机设备间可以发送和接收数据。
3、现有技术中，当进行i2c通信时，可能会面临如下问题：
4、1、时钟线scl和数据线sda的电平不稳定：这一问题会导致起始信号或停止信号被误触发，从而使得通信无法正常进行或无法退出，导致数据传输错误或通信处于死锁状态。
5、2、时钟频率不匹配：这一问题会使主机设备与从机设备之间的通信时序出现错误，如果时钟频率不同，数据无法正确传输，通信过程由此失败。
6、此外，在i2
7、上升沿的时间长短会影响从机设备读取数据的正确时机。如果上升沿的时间过短，从机设备可能无法及时读取数据线上的数据，导致数据传输错误或丢失；如果上升沿的时间过长，从机设备可能会在错误的时机读取数据，导致数据解析出错。
8、综上，为了确保i2c通信过程的正确进行，从机设备需要对主机设备发送的时钟线scl和数据线sda的电平具备一定的容错能力。即使主机设备发送的时钟线scl电平不稳定，从机设备仍然应正确识别时钟信号的上升沿和下降沿，以确保数据的同步。即使主机设备发送的数据线sda电平不稳定，从机设备仍应该正确识别信号状态，以确保数据的准确读写。
9、通过识别i2c总线数据信号的状态变化，从机设备应准确判断主机设备发送的数据为0或是为1，进行对应的操作；否则可能因通信初期的电平不稳定因素，导致信号误触，通信过程无法退出，i2c总线始终忙碌。目前缺少针对从机设备容错能力的系统性测试技术，因此有必要及时填补此空缺，统一高效地测试从机设备容错能力，保证从机设备的实际应用质量。
技术实现思路
1、针对
技术介绍
中的现状，本专利技术在i2c从机设备测试过程中，引入fpga及dac器件，模拟出不稳定波形电平和波形斜率变化效果，产生i2c通信电平信号不稳定的场景，从而观察并测试从机设备对于时钟线scl和数据线sda电平不稳定的容错能力。本专利技术可以高效、全面地测试从机设备的数据传输稳定性和i2c通信可靠性，可把控从机设备的通信质量。
2、本专利技术采用了以下技术方案来实现目的：
3、一种i2c从机设备的容错能力测试系统，所述测试系统包括i2c总线、从机设备、不稳定波形电平模拟模块和波形斜率变化模拟模块；所述从机设备通过所述i2c总线与所述不稳定波形电平模拟模块相连接，所述不稳定波形电平模拟模块用于代替常规i2c通信过程中的主机设备，并向所述从机设备输出不稳定波形电平；所述i2c总线通过所述波形斜率变化模拟模块与外部电源相连接，所述外部电源用于提供所述测试系统的电能供应，所述波形斜率变化模拟模块用于改变所述i2c总线中的电平信号斜率。
4、进一步的，所述不稳定波形电平模拟模块由第一fpga单元、第一dac单元和第二dac单元组成；所述第一fpga单元装载有预设的不稳定波形电平模拟程序，所述不稳定波形电平模拟程序用于驱动所述第一dac单元和所述第二dac单元，分别产生对应于所述时钟线scl和所述数据线sda的不稳定波形电平，并发送至所述从机设备中；所述从机设备用于接收不稳定波形电平，并做出响应；测试人员依据响应结果，评估所述从机设备的容错能力。
5、进一步的，所述波形斜率变化模拟模块包括上拉电阻、数字电位器和第二fpga单元；所述第二fpga单元装载有预设的波形斜率变化模拟程序，所述上拉电阻的阻值在所述数字电位器的作用下呈现为可变阻值状态；所述波形斜率变化模拟程序用于通过控制所述数字电位器，改变所述上拉电阻的阻值大小，进而改变在所述时钟线scl或所述数据线sda上传输的预设波形电平信号沿斜率；所述从机设备用于接收不同信号沿斜率的预设波形电平，并做出响应；测试人员依据响应结果，评估所述从机设备的容错能力。
6、本专利技术同时提供一种i2c从机设备的容错能力测试方法，所述测试方法的硬件基础为如前述的测试系统，所述测试方法包括不稳定波形电平测试过程和波形斜率变化测试过程；依据从机设备的规格与i2c通信协议，使从机设备先后接收不稳定波形电平和不同信号沿斜率的预设波形电平，得到从机设备的响应结果和实际接收到的数据内容；再依据响应结果和数据内容准确度，评估从机设备的容错能力。
7、综上所述，由于采用了本技术方案，本专利技术的有益效果如下：
8、本专利技术基于fpga与dac器件的组合，可以模拟出主机设备发送的不稳定电平，重现真实的i2c通信过程中可能存在的电平抖动或噪声场景。这种测试方案能够更真实地模拟主机设备的电平变化，从而评估从机设备对于不稳定电平的容错和识别能力。经过不稳定电平测试的从机设备，能更好的保证其数据传输稳定性和i2c通信可靠性，在实际应用时的效益更好。
9、本专利技术基于fpga与数字电位器的组合，可动态模拟i2c总线通信过程中上拉电阻的大小，从而调整时钟线scl和数据线sda的上升沿与下降沿斜率。这种测试方案可以评估从机设备对于不同斜率的信号沿识别能力，进而检验出从机在不同信号环境下的稳定性与可靠性；斜率的调整能直接模拟出不同信号传输环境条件，全面测试从机对不同信号环境的适应情况。
本文档来自技高网...【技术保护点】
1.一种I2C从机设备的容错能力测试系统，其特征在于：所述测试系统包括I2C总线、从机设备、不稳定波形电平模拟模块和波形斜率变化模拟模块；所述从机设备通过所述I2C总线与所述不稳定波形电平模拟模块相连接，所述不稳定波形电平模拟模块用于代替常规I2C通信过程中的主机设备，并向所述从机设备输出不稳定波形电平；所述I2C总线通过所述波形斜率变化模拟模块与外部电源相连接，所述外部电源用于提供所述测试系统的电能供应，所述波形斜率变化模拟模块用于改变所述I2C总线中的电平信号斜率。
2.根据权利要求1所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述不稳定波形电平模拟模块由第一FPGA单元、第一DAC单元和第二DAC单元组成，所述第一FPGA单元同时连接所述第一DAC单元和所述第二DAC单元；所述第一DAC单元与时钟线SCL相连接，所述第二DAC单元与数据线SDA相连接。
3.根据权利要求2所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述第一FPGA单元装载有预设的不稳定波形电平模拟程序，所述不稳定波形电平模拟程序用于驱动所述第一DAC单元和所述
4.根据权利要求3所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述不稳定波形电平模拟程序，通过FPGA编程方式，使不稳定波形电平具有自定义的波形形状、频率和幅度参数。
5.根据权利要求1所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述波形斜率变化模拟模块共有2个，分别连接于所述I2C总线的时钟线SCL和数据线SDA上；每个所述波形斜率变化模拟模块均包括上拉电阻、数字电位器和第二FPGA单元；其中，所述时钟线SCL或所述数据线SDA通过所述上拉电阻与所述外部电源相连接，所述上拉电阻则通过所述数字电位器与所述第二FPGA单元相连接。
6.根据权利要求5所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述第二FPGA单元装载有预设的波形斜率变化模拟程序，所述上拉电阻的阻值在所述数字电位器的作用下呈现为可变阻值状态；所述波形斜率变化模拟程序用于通过控制所述数字电位器，改变所述上拉电阻的阻值大小，进而改变在所述时钟线SCL或所述数据线SDA上传输的预设波形电平信号沿斜率；所述从机设备用于接收不同信号沿斜率的预设波形电平，并做出响应；测试人员依据响应结果，评估所述从机设备的容错能力。
7.根据权利要求6所述的一种I2C从机设备的容错能力测试系统，其特征在于：所述波形斜率变化模拟程序，通过FPGA编程方式，使电平波形的上升沿和/或下降沿的持续时间及长短发生改变。
8.一种I2C从机设备的容错能力测试方法，其特征在于：所述测试方法的硬件基础为如权利要求1至7任一项所述的测试系统，所述测试方法包括不稳定波形电平测试过程和波形斜率变化测试过程；依据从机设备的规格与I2C通信协议，使从机设备先后接收不稳定波形电平和不同信号沿斜率的预设波形电平，得到从机设备的响应结果和实际接收到的数据内容；再依据响应结果和数据内容准确度，评估从机设备的容错能力。
9.根据权利要求8所述的一种I2C从机设备的容错能力测试方法，其特征在于：所述不稳定波形电平测试过程，具体包括如下步骤：
10.根据权利要求8所述的一种I2C从机设备的容错能力测试方法，其特征在于：所述波形斜率变化测试过程，具体包括如下步骤：
...【技术特征摘要】
1.一种i2c从机设备的容错能力测试系统，其特征在于：所述测试系统包括i2c总线、从机设备、不稳定波形电平模拟模块和波形斜率变化模拟模块；所述从机设备通过所述i2c总线与所述不稳定波形电平模拟模块相连接，所述不稳定波形电平模拟模块用于代替常规i2c通信过程中的主机设备，并向所述从机设备输出不稳定波形电平；所述i2c总线通过所述波形斜率变化模拟模块与外部电源相连接，所述外部电源用于提供所述测试系统的电能供应，所述波形斜率变化模拟模块用于改变所述i2c总线中的电平信号斜率。
2.根据权利要求1所述的一种i2c从机设备的容错能力测试系统，其特征在于：所述不稳定波形电平模拟模块由第一fpga单元、第一dac单元和第二dac单元组成，所述第一fpga单元同时连接所述第一dac单元和所述第二dac单元；所述第一dac单元与时钟线scl相连接，所述第二dac单元与数据线sda相连接。
3.根据权利要求2所述的一种i2c从机设备的容错能力测试系统，其特征在于：所述第一fpga单元装载有预设的不稳定波形电平模拟程序，所述不稳定波形电平模拟程序用于驱动所述第一dac单元和所述第二dac单元，分别产生对应于所述时钟线scl和所述数据线sda的不稳定波形电平，并发送至所述从机设备中；所述从机设备用于接收不稳定波形电平，并做出响应；测试人员依据响应结果，评估所述从机设备的容错能力。
4.根据权利要求3所述的一种i2c从机设备的容错能力测试系统，其特征在于：所述不稳定波形电平模拟程序，通过fpga编程方式，使不稳定波形电平具有自定义的波形形状、频率和幅度参数。
5.根据权利要求1所述的一种i2c从机设备的容错能力测试系统，其特征在于：所述波形斜率变化模拟模块共有2个，分别连接于所述i2c总线的时钟线scl和数...
【专利技术属性】
技术研发人员：傅青云，彭一弘，徐聪，董超然，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。