【技术实现步骤摘要】
本专利技术涉及背板管理总线，具体为一种uart接口的背板管理总线及设计方法。
技术介绍
1、复杂自动化装置大多以背板总线方式实现主cpu板和子io板之间的数据交互，设计背板总线的接口有多种，如can、spi、pcie、b-lvds、m-lvds等，背板总线按功能分实时数据总线和管理总线，实时数据总线用于主cpu板和子io板实时传输数据，数据传输频繁，而管理总线用于主cpu板读写子io板的配置参数、升级子io板程序等使用频度不高的任务。使用上述总线来设计管理总线，缺点一是can、spi等接口需要驱动器，增加了装置成本，而且信号质量差；二是pcie等接口占用插针数量多，主cpu板与子io板与背板连接的接插件的插针应该尽量分配给电源、实时数据总线用，以提高装置性能；三是b-lvds、m-lvds等信号是差分传输方式，信号质量好，但每一个信号要占用p n两根口线，若要设计接收和发送两个信号要占用四根口线，若设计成一个收发信号，总线只能工作在半双工方式，降低了通讯效率；四是支持pcie、b-lvds、m-lvds等接口的器件少，芯片选型较困难。
2、目前的文献中还没有以uart接口设计背板管理总线的报道，专利技术专利《cn109284248公开auart总线通讯方法、采用uart总线通讯的设备及其功能模块》和《cn106453383b公开一种基于uart的主从机通讯系统及方法》描述了一种uart总线通讯方法，将各个uart通讯口的tx和rx通过二极管或电阻连接在一起，这种方式没考虑各个uart口的负载电流问题，且只能工作于半双
3、专利技术专利《cn113204512a公开一种基于uart总线的数据传输方法系统介质及设备》介绍了一种基于uart总线的数据传输方法、系统、介质及设备，主机的txd经过cpld接了n个从机的rxd，这种方式没考虑各个从机uart口的负载电流问题，一般一个txd接口驱动不了n个从机的rxd口，且各个从机的uart口的tx接到cpld器件上，占用口线数量多，不适用于背板管理总线。
4、专利技术专利《cn203180949u公开基于uart的总线型通讯系统》介绍了一种uart总线结构，将主机的rxd和从机的txd全部短接在一起，这种方法的缺点是一旦有多个从机的txd同时发送逻辑1和逻辑0电平，txd口线会烧坏，因此安全性极差，且未考虑各个端口的驱动电流问题。
5、专利技术专利《一种短距离uart总线通信结构》描述了一种uart总线通讯方法，将各个uart通讯口的tx通过二极管连接在一起再接到uart0_rx，各个uart通讯口的rx通过电阻连接在一起再接到uart0_tx，可以工作在全双工状态，但这种方式没考虑各个uart口的负载电流问题，且总线上只有7个uart口，数量少，不适用于背板管理总线的设计。
技术实现思路
1、本部分的目的在于概述本专利技术的实施方式的一些方面以及简要介绍一些较佳实施方式。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。
2、因此，本专利技术的目的是提供一种uart接口的背板管理总线及设计方法，具有适用范围广、驱动能力更强、稳定可靠的优点。
3、为解决上述技术问题，根据本专利技术的一个方面，本专利技术提供了如下技术方案：
4、一种uart接口的背板管理总线，其包括：cpu模件以及多个io板；
5、每个io子板的第一处理器mcu1的发送端txd端口接第一收发器模块io_txdrxd的txd1端口，mcu1的接收端rxd端口接io_txdrxd的rxd1端口，第二处理器mcu2的发送端txd端口接第一收发器模块io_txdrxd的txd2端口，mcu2的接收端rxd端口接io_txdrxd的rxd2端口；
6、每个io子板的io_txdrxd的txd1端口接到背板总线的s_txd，io_txdrxd的rxd1端口接到背板总线的s_rxd；
7、s_txd接到cpu模件的第六上拉电阻r12和第一串联电阻r13的一端，r12的另一端接vcc，r13的另一端接cpu的uart口的rxd端；
8、s_rxd接到cpu模件的第七上拉电阻r15和第五驱动管vl2的c极，r15的另一端接vcc，vl2的e极接gnd，vl2的b极接第二串联电阻r14，r14的另一端接cpu的uart口的txd端。每个io子板有5根地址线add接到背板上，可以定义io子板的地址。
9、作为本专利技术所述的一种uart接口的背板管理总线的一种优选方案，其中，所述txd模块中，子io板处理器的uart的txd端接第一限流电阻r1的一端，r1的另一端接第一驱动管vt1的b极，vt1的c极接第一上拉电阻r2和第二驱动管vt2的e极，vt2的b极接第二限流电阻r3，vt2的c极接第三驱动管vt3的b极，vt3的c极接第三上拉电阻r4，vt3的e极接第一下拉电阻r5和第四驱动管vt4，vt4的c极接输出端oc，vt1的e极、r5的另一端、vt4的e极接gnd，r2、r3、r4的另一端接vcc。
10、作为本专利技术所述的一种uart接口的背板管理总线的一种优选方案，其中，所述io-txdrxd模块中，每个子io板上可能有多个处理器，处理器可能有多个uart口，每个uart的txd接每个txd-io模块的txd输入，所有txd-io的oc输出并联到s_txd端口，s_txd接第一静电放电管tvs1的一端，tvs1的另一端接gnd。uart1口的rxd1接第五上拉电阻rr1的一端和反相器not1的输出y1端，rr1的另一端接vcc，其他uart口的rxd接法类似，所有反相器notx的输入端ax并联在一起接第一下拉电阻rd的一端和第二静电放电管tvs2的一端，rd和tvs2的另一端端接gnd。
11、一种uart接口的背板管理总线的设计方法，具体步骤如下：
12、s1、设计s-txd驱动电路，子io板的每一路txd以oc或od方式输出，使多路io子版的txd回路可以并联在一起后再接入主cpu摸件的uart-rxd；
13、s2、设计s-rxd驱动电路，主cpu模件的uart-txd经过三极管共e极反相输出后接到背板的s-rxd总线，接到io子板后经过反相器将信号反相后再接到每个rxd端口；
14、s3、根据回路工作方式计算驱动回路各器件的工作参数并进行正确的选型，确保三极管工作在截止状态或饱和状态。
15、作为本专利技术所述的一种uart接口的背板管理总线的设计方法的一种优选方案，其中，所述步骤s3中，三极管工作的饱和状态为：λib>ic。
16、与现有技术相比，本专利技术具有的有益效果是：首先，大多数mcu和fpga均带uart接口，使用uart接口设计背板管理总线，适用范围广；<本文档来自技高网...
【技术保护点】
1.一种UART接口的背板管理总线，其特征在于，包括：CPU模件以及多个IO板；
2.根据权利要求1所述的一种UART接口的背板管理总线，其特征在于，所述TXD模块中，子IO板处理器的UART的TxD端接第一限流电阻R1的一端，R1的另一端接第一驱动管VT1的B极，VT1的C极接第一上拉电阻R2和第二驱动管VT2的E极，VT2的B极接第二限流电阻R3，VT2的C极接第三驱动管VT3的B极，VT3的C极接第三上拉电阻R4，VT3的E极接第一下拉电阻R5和第四驱动管VT4，VT4的C极接输出端OC，VT1的E极、R5的另一端、VT4的E极接GND，R2、R3、R4的另一端接VCC。
3.根据权利要求1所述的一种UART接口的背板管理总线，其特征在于，所述IO-TXDRXD模块中，每个子IO板上可能有多个处理器，处理器可能有多个UART口，每个UART的TXD接每个TXD-IO模块的TXD输入，所有TXD-IO的OC输出并联到S_TXD端口，S_TXD接第一静电放电管TVS1的一端，TVS1的另一端接GND。UART1口的RxD1接第五上拉电阻RR1的一端和反相
4.一种如权利要求1-3任一项所述的一种UART接口的背板管理总线的设计方法，其特征在于，具体步骤如下：
5.根据权利要求4所述的一种UART接口的背板管理总线的设计方法，其特征在于，所述步骤S3中，三极管工作的饱和状态为：λIB>IC。
...【技术特征摘要】
1.一种uart接口的背板管理总线，其特征在于，包括：cpu模件以及多个io板；
2.根据权利要求1所述的一种uart接口的背板管理总线，其特征在于，所述txd模块中，子io板处理器的uart的txd端接第一限流电阻r1的一端，r1的另一端接第一驱动管vt1的b极，vt1的c极接第一上拉电阻r2和第二驱动管vt2的e极，vt2的b极接第二限流电阻r3，vt2的c极接第三驱动管vt3的b极，vt3的c极接第三上拉电阻r4，vt3的e极接第一下拉电阻r5和第四驱动管vt4，vt4的c极接输出端oc，vt1的e极、r5的另一端、vt4的e极接gnd，r2、r3、r4的另一端接vcc。
3.根据权利要求1所述的一种uart接口的背板管理总线，其特征在于，所述io-txdrxd模块中，每个子io板上可能有多个处理器...
【专利技术属性】
技术研发人员：郑郁，凌文明，管小芳，刘浏，顾人杰，
申请(专利权)人：国电南京自动化股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。