【技术实现步骤摘要】
本专利技术涉及计算机，尤其涉及一种数据处理方法、装置及电子设备。
技术介绍
1、双数据速率同步动态随机存取存储器（double data rate synchronous dynamicrandom access memory，ddr）是一种高速内存设备，用于存储正在被处理器使用的数据和指令。通常ddr包括多种寄存器，如ddr模块中包括：物理（physical layer，phy）寄存器，控制寄存器和自定义寄存器。
2、但现有技术中，芯片知识产权（intellectual property，ip）核设计厂商规定了ddr模块中的phy寄存器的地址为23位，控制寄存器的地址为16位，为了在ddr模块中区分phy寄存器，控制寄存器和自定义寄存器，需要在最长的地址前面加上2位用于区别的标识位，以及从系统升级角度考虑，预留1 bit用于后续的迭代。因此，地址位总共为26位，也就是一个ddr模块需要的配置空间为226 bit，也就是64mb。并且，通常系统中都有多个ddr模块，系统需要分配给ddr模块的配置空间较大（如4个ddr模块需要256mb的配置空间）。
3、但系统能够分配的配置空间有限，ddr模块占用较多的配置空间，导致其他模块能够分配的配置空间减小，从而影响整个系统的整体性能。
技术实现思路
1、本专利技术提供了一种数据处理方法、装置及电子设备；该方法能够解决由于ddr模块中第一类寄存器地址位宽过大，导致ddr模块占用较多的配置空间的问题。
2、第
3、第二方面，本专利技术提供了一种数据处理方法，应用于包括第一类寄存器和第二类寄存器的ddr模块，该方法包括：接收mcu发送的配置数据，配置数据为第一目标数据或第二目标数据，第一目标数据包括：第一数据，自定义寄存器标识，第二目标数据包括：第二数据，第一数据为mcu获取到的目标配置数据中的从预设位开始连续预设长度的数据，第二数据为目标配置数据中除第一数据之外的数据，第二数据包括：用于标识目标配置数据对应的寄存器的寄存器标识；在配置数据包括的寄存器标识指示的寄存器为第一类寄存器的情况下，从自定义寄存器中获取第一目标数据，第一类寄存器的地址位数大于分隔阈值，第二类寄存器的地址位数小于分隔阈值，第二类寄存器包括自定义寄存器；拼接第一目标数据中的第一数据和第二目标数据中的低预设位数的数据，得到第一类配置数据；将第一类配置数据存储至配置数据包括的寄存器标识指示的寄存器中；在配置数据包括的寄存器标识指示的寄存器为第二类寄存器的情况下，将配置数据中低预设位数的数据存储至配置数据包括的寄存器标识指示的寄存器中。
4、第三方面，本专利技术提供了一种数据处理装置，该装置包括：获取部分，拆分部分，发送部分； 获取部分，用于获取ddr模块的目标配置数据，ddr模块包括第一类寄存器和第二类寄存器，第二类寄存器包括自定义寄存器，第一类寄存器的地址位数大于分隔阈值，第二类寄存器的地址位数小于或者等于分隔阈值，目标配置数据为ddr模块包括的任一寄存器对应的配置数据；拆分部分，用于将目标配置数据拆分为第一数据和第二数据，第一数据为从预设位开始连续预设长度的数据，第二数据为除第一数据之外的数据，第二数据包括：用于标识目标配置数据对应的寄存器的寄存器标识；发送部分，用于向ddr模块发送第一目标数据，以使ddr模块根据第一目标数据中包括的自定义寄存器标识，确定将第一目标数据存储至自定义寄存器中；发送部分，还用于向ddr模块发送第二目标数据，以使ddr模块在确定第二目标数据包括的寄存器标识指示的寄存器为第一类寄存器的情况下，从自定义寄存器中获取第一目标数据，拼接第一目标数据中的第一数据和第二目标数据中的低预设位数的数据，得到第一类配置数据，并将第一类配置数据存储至第二目标数据中包括的寄存器标识指示的寄存器中；或者，ddr模块在确定第二目标数据包括的寄存器标识指示的寄存器为第一类寄存器的情况下，将第二目标数据的低预设位数的数据存储至第二目标数据中包括的寄存器标识指示的寄存器中，第二目标数据还包括第二数据。
5、第四方面，本专利技术提供了一种数据处理装置，该装置包括：接收部分，获取部分，拼接部分，存储部分；接收部分，用于接收mcu发送的配置数据，配置数据为第一目标数据或第二目标数据，第一目标数据包括：第一数据，自定义寄存器标识，第二目标数据包括：第二数据，第一数据为mcu获取到的目标配置数据中的从预设位开始连续预设长度的数据，第二数据为目标配置数据中除第一数据之外的数据，第二数据包括：用于标识目标配置数据对应的寄存器的寄存器标识；获取部分，用于在配置数据包括的寄存器标识指示的寄存器为第一类寄存器的情况下，从自定义寄存器中获取第一目标数据，第一类寄存器的地址位数大于分隔阈值；拼接部分，用于拼接第一目标数据中的第一数据和第二目标数据中的低预设位数的数据，得到第一类配置数据；存储部分，用于将第一类配置数据存储至配置数据包括的寄存器标识指示的寄存器中；存储部分，还用于在配置数据包括的寄存器标识指示的寄存器为第二类寄存器的情况下，将配置数据中低预设位数的数据存储至配置数据包括的寄存器标识指示的寄存器中，第二类寄存器的地址位数小于或者等于分隔阈值，第二类寄存器包括自定义寄存器。
6、第五方面，本专利技术提供了一种电子设备，该电子设备包括处理器、存储器及存储在该存储器上并可在该处理器上运行的程序或指令，该程序或指令被该处理器执行时实现如第一方面或第二方面所述的数据处理方法的步骤。
7、第六方面，本专利技术提供了一种计算机可读存储介质，该计算机可读存储介质上存储程序或指令，该程序或指令被处理器执行时实现如第一方面或第二方面所述的数据处理方法的步骤。
8、第七方本文档来自技高网...
【技术保护点】
1.一种数据处理方法，其特征在于，应用于微控制单元MCU，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述向所述DDR模块发送第一目标数据之前，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述在所述第一数据与预设区域中存储的数据不同的情况下，向所述DDR模块发送第一目标数据之后，所述方法还包括：
4.根据权利要求1至3任一项所述的方法，其特征在于，所述预设位为所述目标配置数据中的第M位，所述预设长度为N与M的差值，M为所述DDR模块中包括的各种寄存器中次大的地址位数，且M为大于1的整数，N为所述DDR模块中包括的各种寄存器中最大的地址位数，且N大于M。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一类寄存器包括：物理PHY寄存器，所述第二类寄存器还包括控制寄存器。
6.一种数据处理方法，其特征在于，应用于包括第一类寄存器和第二类寄存器的DDR模块，所述方法包括：
7.根据权利要求6所述的方法，其特征在于，所述第一类寄存器包括：物理PHY寄存器，所述第二类寄存器还包括
8.一种数据处理装置，其特征在于，所述装置包括：获取部分，拆分部分，发送部分；
9.一种数据处理装置，其特征在于，所述装置包括：接收部分，获取部分，拼接部分，存储部分；
10.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1至7中任一项所述的数据处理方法的步骤。
...【技术特征摘要】
1.一种数据处理方法，其特征在于，应用于微控制单元mcu，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述向所述ddr模块发送第一目标数据之前，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述在所述第一数据与预设区域中存储的数据不同的情况下，向所述ddr模块发送第一目标数据之后，所述方法还包括：
4.根据权利要求1至3任一项所述的方法，其特征在于，所述预设位为所述目标配置数据中的第m位，所述预设长度为n与m的差值，m为所述ddr模块中包括的各种寄存器中次大的地址位数，且m为大于1的整数，n为所述ddr模块中包括的各种寄存器中最大的地址位数，且n大于m。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一类寄存...
【专利技术属性】
技术研发人员：王嘉喆，
申请(专利权)人：芯瞳半导体技术山东有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。