【技术实现步骤摘要】
本专利技术涉及一种基于超结结构的功率器件及制备方法，尤其是一种可提升超结结构雪崩耐量的功率器件及制备方法。
技术介绍
1、半导体领域，芯片分为多个部分，按产品标准可分为四个部分：集成电路、分立器件、光电器件和传感器；而功率器件则是隶属于分立器件的重要组成部分。所谓功率器件，也即进行功率处理的半导体器件，具体也分为整流器件和开关器件，开关器件发展方向也一直沿着高频率与高功率两方面进行，不同器件都由于结构和材料等存在自身频率和功率的上限，因此，目前多尝试采用新的材料、新的器件结构和/或新的工作原理来改进上述的限制。
2、vdmos器件和igbt器件则是功率器件的翘楚，占有大部分的市场份额，在电路中，此类开关器件通过小电流或小电压实现对大电流大电压的控制，为后续电路提供合适的输出。
3、对于一个电力系统，能量的消耗一部分在于负载，另一部分在于开关器件。对于此类开关器件，希望它能满足高频率、高功率的前提下实现尽量小的开关能量损耗，以此减少芯片以及系统的发热。mosfet是一种单极型功率开关器件，具有开关频率快的特点，广泛应用于雷达、开关电源、汽车电子、逆变器等。
4、传统硅基vdmos大多应用在1000v以下，这是由于其耐压与比导通电阻存在天然的2.5次方的这种关系，即承受耐压越大，会导致器件的比导通电阻以2.5次方关系迅速增大，从而导致器件的功耗急剧增大，因此，在mosfet结构的基础之上专利技术了sj(超结)-mos的结构。超结结构是将两种极性相反的半导体材料交错排列，形成npnp的交替结构，也称
5、超结结构改善了耐压和比导通电阻的2.5次方关系，在相同的耐压情况下，采用超结的结构会有更小的芯片面积，意味着在相同面积的晶圆上可以制造更多的超结mos。从某一方面来说，这既是超结的优点，也是超结的缺点；这是由于它可以在相同的耐压情况下通过更大的电流，但是由于芯片面积更小，则会导致通过大电压大电流时产生的“热能”更为集中，也就是在非钳位感性负载下的开关过程uis(unclamped inductive switching)中，可能会导致超结器件的失效，因此，需要着重对超结器件的雪崩耐量进行优化，以保证器件在各种工况下的安全工作能力。
6、半导体器件在汽车电子、航空航天等多个领域广泛应用，必定对器件的可靠性与稳定性有更高的要求，承受雪崩就是其中最重要的能力之一。在功率器件uis下，器件会应用在感性的电路之中，在电路开启过程中，感性电路会由于其自身性质储存一部分能量，这部分能量在关断的时刻会通过器件泄放掉，能够安全泄放掉的最大能量称为雪崩耐量。雪崩耐量背后代表着器件在一部分极端工况下，器件对极端应力的承受情况。因此，人们在努力优化器件结构、制造工艺、应用电路情况等提高器件的雪崩耐量以提升器件的可靠性。
7、对超结mos器件，雪崩耐量主要受两个因素影响，一方面超结在uis的过程中，处于mos结构pwell附近的寄生npn晶体管导通，导致雪崩电流不受控制，进而可能导致器件失效。另一方面，在超结uis过程中，雪崩的电流过于集中导致热量无法散失进而影响器件的失效。因此，如有有效提升超结mos器件的雪崩耐量是目前急需解决的技术难题。
技术实现思路
1、本专利技术的目的是克服现有技术中存在的不足，提供一种可提升超结结构雪崩耐量的功率器件及制备方法，其能有效提升超结器件的雪崩能量，与现有工艺兼容。
2、按照本专利技术提供的技术方案，所述可提升超结结构雪崩耐量的功率器件，所述功率器件包括制备于半导体基板中心区的有源区以及位于所述有源区外圈的终端保护区，所述终端保护区环绕包围有源区，其中，
3、在有源区内，包括正面元胞单元以及超结单元，其中，所述超结单元包括若干依次交替分布的第一导电类型柱与第二导电类型柱，所述第一导电类型柱的导电类型与半导体基板的导电类型相一致；
4、对任一第二导电类型柱，包括若干依次外延填充在第二导电类型柱沟槽内的第二导电类型柱掺杂区，其中，依照在第二导电类型柱沟槽内外延填充的顺序，第二导电类型柱掺杂区的掺杂浓度依次增大。
5、所述半导体基板包括第一导电类型的衬底以及位于衬底上的第一导电类型漂移区，其中，
6、第一导电类型漂移区邻接衬底；
7、超结单元制备于第一导电类型漂移区内，第一导电类型柱的底部以及第二导电类型柱的底部位于第一导电类型漂移区与衬底的结合部；
8、正面元胞单元包括若干并联分布的正面元胞；
9、在所述功率器件的截面上，对任一正面元胞，包括第一导电类型基区以及对称分布于所述第一导电类型基区两侧的第二导电类型阱区，其中，第一导电类型基区位于第一导电类型柱上方并与所述第一导电类型柱接触，第一导电类型基区的宽度小于第一导电类型柱的宽度；
10、第二导电类型阱区的宽度大于第二导电类型柱的宽度，第二导电类型阱区与相应的第一导电类型柱以及第二导电类型柱接触。
11、所述正面元胞采用平面型元胞时，在第二导电类型阱区内设置第一导电类型源区以及第二导电类型重掺杂区，其中，
12、所述第二导电类型重掺杂区包括第二导电类型第一重掺杂区以及第二导电类型第二重掺杂区；
13、第二导电类型第一重掺杂区对第一导电类型源区的底部包覆；
14、第二导电类型第二重掺杂区与末次外延填充的第二导电类型柱掺杂区正对应，且第二导电类型第二重掺杂区的宽度不大于末次外延填充的第二导电类型柱掺杂区的宽度；
15、第一导电类型源区、第二导电类型第一重掺杂区以及第二导电类型第二重掺杂区均与源极金属欧姆接触。
16、在所述第一导电类型基区上方设置栅极导电多晶硅，其中，
17、所述栅极导电多晶硅包括水平多晶硅体以及对称分布于水平多晶硅体两端的竖直多晶硅体，竖直多晶硅体与水平多晶硅体连接成一体；
18、水平多晶硅体与第一导电类型基区正对应，水平多晶硅体与第一导电类型基区绝缘隔离；
19、竖直多晶硅体伸入第二导电类型阱区内，竖直多晶硅体与第二导电类型阱区、第一导电类型源区以及第二导电类型第一重掺杂区绝缘隔离，且竖直多晶硅体的底部位于第一导电类型源区底部的上方；
20、竖直多晶硅体以及水平多晶硅体与源极金属绝缘隔离。
21、在第一导电类型柱内设置第一导电类型柱重掺杂区，其中，
22、所述第一导电类型柱重掺杂区从第一导电类型柱的顶部垂直向所述第一导电类型柱的底部延伸，第一导电类型柱掺杂区的宽度小于所在第一导电类型柱的宽度；
23、第一导电类型柱重掺杂区的底部位于末次外延填充第二导电类型柱掺杂区底部的上方。
24、对第二导电类型柱内的第二导电类型柱掺杂区，末次填充的第二导电类型柱掺杂区呈柱状，在末次填充前的第二导电类型柱掺杂区呈u型。
25、一种可提升超结结构雪崩耐量功率器件的制备方法，用于本文档来自技高网...
【技术保护点】
1.一种可提升超结结构雪崩耐量的功率器件，其特征是，所述功率器件包括制备于半导体基板中心区的有源区以及位于所述有源区外圈的终端保护区，所述终端保护区环绕包围有源区，其中，
2.根据权利要求1所述的可提升超结结构雪崩耐量的功率器件，其特征是：所述半导体基板包括第一导电类型的衬底以及位于衬底上的第一导电类型漂移区，其中，
3.根据权利要求2所述的可提升超结结构雪崩耐量的功率器件，其特征是，所述正面元胞采用平面型元胞时，在第二导电类型阱区内设置第一导电类型源区以及第二导电类型重掺杂区，其中，
4.根据权利要求3所述的可提升超结结构雪崩耐量的功率器件，其特征是，在所述第一导电类型基区上方设置栅极导电多晶硅，其中，
5.根据权利要求1至4任一项所述的可提升超结结构雪崩耐量的功率器件，其特征是，在第一导电类型柱内设置第一导电类型柱重掺杂区，其中，
6.根据权利要求1至4任一项所述的可提升超结结构雪崩耐量的功率器件，其特征是：对第二导电类型柱内的第二导电类型柱掺杂区，末次填充的第二导电类型柱掺杂区呈柱状，在末次填充前的第二导电类型柱掺
7.一种可提升超结结构雪崩耐量功率器件的制备方法，其特征是，用于制备上述权利要求1～权利要求6中任一项的功率器件，其中，所述制备方法包括：
8.根据权利要求7所述的可提升超结结构雪崩耐量功率器件的制备方法，其特征是，所述正面元胞工艺包括：
9.根据权利要求8所述的可提升超结结构雪崩耐量功率器件的制备方法，其特征是，所述正面元胞工艺还包括：
10.根据权利要求9所述的可提升超结结构雪崩耐量功率器件的制备方法，其特征是，所述正面元胞工艺还包括：
...【技术特征摘要】
1.一种可提升超结结构雪崩耐量的功率器件，其特征是，所述功率器件包括制备于半导体基板中心区的有源区以及位于所述有源区外圈的终端保护区，所述终端保护区环绕包围有源区，其中，
2.根据权利要求1所述的可提升超结结构雪崩耐量的功率器件，其特征是：所述半导体基板包括第一导电类型的衬底以及位于衬底上的第一导电类型漂移区，其中，
3.根据权利要求2所述的可提升超结结构雪崩耐量的功率器件，其特征是，所述正面元胞采用平面型元胞时，在第二导电类型阱区内设置第一导电类型源区以及第二导电类型重掺杂区，其中，
4.根据权利要求3所述的可提升超结结构雪崩耐量的功率器件，其特征是，在所述第一导电类型基区上方设置栅极导电多晶硅，其中，
5.根据权利要求1至4任一项所述的可提升超结结构雪崩耐量的功率器件，其特征是，在第一导电...
【专利技术属性】
技术研发人员：李梦豪，邓小社，杨飞，朱阳军，
申请(专利权)人：芯长征微电子制造山东有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。