【技术实现步骤摘要】
本说明书大体上涉及硬件加速，其包含例如用于机器学习操作的硬件加速。
技术介绍
1、计算任务或操作可使用执行经设计以用于计算任务或操作的软件的一般用途处理器来执行。另一选择是，计算硬件可经设计以比执行软件的一般用途处理器更有效地执行相同计算任务或操作。在机器学习模型的层中执行的机器学习操作是使用经专门设计以执行操作的计算硬件来进行硬件加速的良好候选。
技术实现思路
1、在一个方面中，本申请提供一种装置，其包括：多个乘法与累加(mac)单元；特征处理器电路，其经配置以：接收各自包括来自输入张量的不同相应通道的多个输入特征元素的多个输入单元；产生各自包括来自所述多个输入单元中的每一者及来自所述输入张量的共用通道的输入特征元素的多个经扩展特征单元；且将所述多个经扩展特征单元提供给所述多个mac单元中的相应mac单元；权重处理器电路，其经配置以：接收各自包括来自内核的不同相应通道的多个权重元素的多个权重单元；产生各自包括来自所述多个权重单元中的每一者及来自所述内核的共用通道的权重元素的多个经扩展权重单元；且将所述多个经扩展权重单元提供给所述多个mac单元中的相应mac单元，其中所述多个mac单元中的每一mac单元经配置以将由所述特征处理器电路提供的所述经扩展特征单元的所述输入特征元素乘以由所述权重处理器电路并行提供的所述经扩展权重单元的所述相应权重元素，并输出乘积的和。
2、在另一方面中，本申请提供一种系统，其包括：多个乘法与累加(mac)单元；特征处理器电路；权重处理器电路；控
3、在另一方面中，本申请提供一种方法，其包括：针对外环路的每一迭代：产生对内核的不同多个权重单元的一或多个请求；接收各自包括来自内核的不同相应通道的多个权重元素的所述不同多个权重单元；产生各自包括来自所述多个权重单元中的每一者及来自所述内核的共用通道的权重元素的多个经扩展权重单元；及将所述多个经扩展权重单元提供给多个乘法与累加(mac)单元中的相应mac单元；针对所述外环路内的内环路的每一迭代：产生对输入张量的不同多个输入单元的一或多个请求；接收各自包括来自输入张量的不同相应通道的多个输入特征元素的所述不同多个输入单元；产生各自包括来自所述多个输入单元中的每一者及来自所述输入张量的共用通道的输入特征元素的多个经扩展特征单元；将所述多个经扩展特征单元提供给所述多个mac单元中的相应mac单元；及通过每一mac单元将由所述特征处理器电路提供的所述经扩展特征单元的所述输入特征元素乘以由所述权重处理器电路并行提供的所述经扩展权重单元的所述相应权重元素，并输出乘积的和；及针对所述内环路的每一迭代将由所述多个mac单元输出的所述乘积的所述和累加以产生表示所述输入张量与所述内核的深度方向卷积的输出张量。
本文档来自技高网...【技术保护点】
1.一种装置，其包括：
2.根据权利要求1所述的装置，其进一步包括：
3.根据权利要求2所述的装置，其中：
4.根据权利要求3所述的装置，其进一步包括累加器电路，所述累加器电路经配置以：
5.根据权利要求4所述的装置，其中所述特征处理器电路包括：
6.根据权利要求5所述的装置，其中针对所述内环路的第一迭代，所述特征处理器电路进一步经配置以：
7.根据权利要求5所述的装置，其中针对所述内环路的每一迭代，所述特征处理器电路进一步经配置以：
8.根据权利要求5所述的装置，其中所述多个多路复用器电路经配置以基于来自所述控制器的信号从所述一系列延迟寄存器各自读取所述一定数目的输入特征元素。
9.根据权利要求5所述的装置，其中输入特征元素的所述数目小于或等于所述内核的宽度。
10.根据权利要求4所述的装置，其中所述权重处理器电路包括：
11.根据权利要求10所述的装置，其中所述多个多路复用器电路经配置以基于来自所述控制器的信号从所述一系列延迟寄存器各自读取所述一定数目的权重
12.根据权利要求11所述的装置，其中权重元素的所述数目小于或等于所述内核的宽度。
13.根据权利要求4所述的装置，其中所述权重处理器电路包括：
14.根据权利要求13所述的装置，其中所述多个多路复用器电路经配置以基于来自所述控制器的信号从所述一组缓冲寄存器各自读取所述一定数目的权重元素，
15.根据权利要求4所述的装置，其中所述输入张量的所述通道的数目等于所述内核的通道的数目及所述输出张量的通道的数目。
16.一种系统，其包括：
17.根据权利要求16所述的系统，其中所述特征处理器电路包括：
18.根据权利要求17所述的系统，其中针对所述内环路的第一迭代，所述特征处理器电路进一步经配置以：
19.一种方法，其包括：
20.根据权利要求19所述的方法，其进一步包括：
...【技术特征摘要】
1.一种装置，其包括：
2.根据权利要求1所述的装置，其进一步包括：
3.根据权利要求2所述的装置，其中：
4.根据权利要求3所述的装置，其进一步包括累加器电路，所述累加器电路经配置以：
5.根据权利要求4所述的装置，其中所述特征处理器电路包括：
6.根据权利要求5所述的装置，其中针对所述内环路的第一迭代，所述特征处理器电路进一步经配置以：
7.根据权利要求5所述的装置，其中针对所述内环路的每一迭代，所述特征处理器电路进一步经配置以：
8.根据权利要求5所述的装置，其中所述多个多路复用器电路经配置以基于来自所述控制器的信号从所述一系列延迟寄存器各自读取所述一定数目的输入特征元素。
9.根据权利要求5所述的装置，其中输入特征元素的所述数目小于或等于所述内核的宽度。
10.根据权利要求4所述的装置，其中所述权重处理器电路包括：
11.根据权利要求10所述的装置，其中...
【专利技术属性】
技术研发人员：何晓成，B·舍纳，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。