【技术实现步骤摘要】
本专利技术属于模拟集成电路高精度时钟转换，尤其涉及一种基于脉冲展宽及斩波pll的时间数字转换电路。
技术介绍
1、时间作为一个非常重要的物理常量，有着极为深远的探索价值以及极为广泛的应用场景。在日常生活中，对于时间的精度需求一般达到毫米级别就足够了，但对于精密系统而言，时间的准确性对于系统的精确性起着至关重要，通常精度需要达到皮秒级别甚至飞秒级别。常见的精密系统应用有激光雷达测距、全数字锁相环、高能物理、医学成像诸如此类等等。关于时间的测量，主要采取的方案可以分为两种：时间幅度转换器（tac，time-to-amplitude converter）和时间数字转换器（tdc）。
2、在最初tdc还没有被提出时，tac方案是时间测量的最为常见的手段，被广泛应用于多个领域。tac方案将输入时间间隔转换为模拟量，例如运用电容的充放电，将时间间隔转变为电压，之后模拟量的幅值表示时间间隔的长度。连续输出的幅值限定tac方案分辨率高。然而，工艺、电压和温度（pvt，process voltage temperature）变化对模拟信号的影响较大，其中的偏差会大大影响到测量的精度和线性度。此外，随着数字cmos工艺的进步，越来越多的电路的发展趋势是数字化、模块化。为了适应与系统中其他模块的数字通信，需要在tac中加入一个级联的模数转换器（adc，analog-to-digital converter），这不可避免地增加了功耗。
3、为了解决这一问题，20世纪八十年代tdc的研究兴起。tdc（time-to-digital
技术实现思路
1、专利技术目的：本专利技术所要解决的技术问题是针对现有技术的不足，提供一种基于脉冲展宽及斩波pll的时间数字转换电路。
2、为了解决上述技术问题，本专利技术公开了一种基于脉冲展宽及斩波pll的时间数字转换电路，包括锁相环电路、计数电路和脉冲展宽电路，所述锁相环电路，用于将输入的参考时钟信号转换为高频时钟信号，并输出相位信息；所述计数电路，用于基于所述高频时钟信号对输入的待量化的脉宽进行粗量化、第一细量化和第二细量化，所述粗量化包括对所述输入的待量化的脉宽进行整数个周期的脉冲计数；所述脉冲展宽电路，用于对所述输入的待量化的脉宽中不足一个周期的窄脉冲进行展宽，获得展宽后的脉冲；所述第一细量化和第二细量化包括对所述展宽后的脉冲进行整数个周期的脉冲计数，第一细量化的触发信号相位和第二细量化的触发信号相位不同。
3、锁相环电路对输入的参考时钟信号的依赖性小，并且锁定较快。
4、进一步地，所述计数电路包括粗计数器、第一细计数器和第二细计数器，所述粗计数器用于对所述输入的待量化的脉宽进行整数个周期的脉冲计数。
5、所述第一细计数器，用于对所述展宽后的脉冲进行整数个周期的脉冲计数。
6、所述第二细计数器，用于滞后第一细计数器多个相位后对所述展宽后的脉冲进行整数个周期的脉冲计数，根据第二细计数器的值判断第一细计数器的值是否正确。
7、进一步地，所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、d触发器组和分频器，所述鉴频鉴相器，用于将参考时钟信号和所述高频时钟信号经过分频器输出的反馈信号进行比较，获得两个信号的频率上的偏差以及相位上的偏差，针对偏差输出上拉控制信号和下拉控制信号。
8、所述电荷泵，用于根据所述上拉控制信号和下拉控制信号进行充放电行为，获得第一控制信号，所述第一控制信号包括高频信号。
9、所述低通滤波器，用于滤除第一控制信号中的高频信号，获得第二控制信号。
10、所述压控振荡器，用于基于第二控制信号生成两个以上的相位信息和高频时钟信号。
11、所述d触发器组，用于读取某一时刻两个以上的相位信息和高频时钟信号，所述高频时钟信号经过分频器输出反馈信号。
12、进一步地，所述电荷泵包括第三电流镜、第四电流镜、充放电开关组和后续电路，所述第三电流镜和第四电流镜用于为后续电路提供放电路径。
13、所述充放电开关组，用于控制后续电路充放电，包括第一开关、第二开关、第三开关和第四开关，第一开关的一端和第二开关的一端均与第三电流镜连接；第一开关的另一端与第三开关的一端连接，连接处作为后续电路的第一输入；第二开关的另一端与第四开关的一端连接，连接处作为后续电路的第二输入；第三开关的另一端和第四开关的另一端均与第四电流镜连接。
14、进一步地，所述第二开关由上拉控制信号控制，所述第一开关由上拉控制信号的差分信号控制；所述第四开关由下拉控制信号控制，所述第三开关由下拉控制信号的差分信号控制；当上拉控制信号高电平、下拉控制信号低电平时，第一开关和第四开关闭合，第三电流镜对后续电路充电；当上拉控制信号低电平、下拉控制信号高电平时，第二开关和第三开关闭合，第四电流镜对后续电路放电。
15、进一步地，所述后续电路包括第一斩波器、放大器和第二斩波器，所述第一输入连接至第一斩波器的负输入端，第二输入连接至第一斩波器的正输入端，第一斩波器的正输出端和负输出端分别连接放大器的正输入端和负输入端，放大器的正输出端和负输出端分别连接第二斩波器的正输入端和负输入端，第二斩波器的正输出端输出第一控制信号。pll产生的时钟抖动主要来源于热噪声、闪烁噪声以及时钟信号馈通导致的。本申请在pll中对电荷泵增加斩波器，减小了压控振荡器积累产生的闪烁噪声。
16、进一步地，所述脉冲展宽电路包括复位电路和电压比较电路，所述复位电路用于为电压比较电路进行电压复位。
17、所述电压比较电路，用于将所述输入的待量化的脉宽中不足一个周期的窄脉冲转换为宽脉冲，以及根据复位电路进行电压复位。
18、进一步地，所述复位电路包括第七pmos管、第八pmos管、第九nmos管和第三电容，第八pmos管的栅极由第五开关控制，源极连接电源电压vdd，漏极和第七pmos管的源极连接，连接处与第三电容的一端连接，第三电容的另一端与接地电压vss连接；第七pmos管的栅极由第六开关控制，漏极分别连接所述本文档来自技高网...
【技术保护点】
1.一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，包括锁相环电路、计数电路和脉冲展宽电路，所述锁相环电路，用于将输入的参考时钟信号转换为高频时钟信号，并输出相位信息；所述计数电路，用于基于所述高频时钟信号对输入的待量化的脉宽进行粗量化、第一细量化和第二细量化，所述粗量化包括对所述输入的待量化的脉宽进行整数个周期的脉冲计数；所述脉冲展宽电路，用于对所述输入的待量化的脉宽中不足一个周期的窄脉冲进行展宽，获得展宽后的脉冲；所述第一细量化和第二细量化包括对所述展宽后的脉冲进行整数个周期的脉冲计数，第一细量化的触发信号相位和第二细量化的触发信号相位不同。
2.根据权利要求1所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述计数电路包括粗计数器、第一细计数器和第二细计数器，所述粗计数器用于对所述输入的待量化的脉宽进行整数个周期的脉冲计数；
3.根据权利要求2所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、D触发器组和分频器，所述鉴频鉴相器，用于将参考时钟信
4.根据权利要求3所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述电荷泵包括第三电流镜、第四电流镜、充放电开关组和后续电路，所述第三电流镜和第四电流镜用于为后续电路提供充放电路径；
5.根据权利要求4所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述第二开关由上拉控制信号控制，所述第一开关由上拉控制信号的差分信号控制；所述第四开关由下拉控制信号控制，所述第三开关由下拉控制信号的差分信号控制；当上拉控制信号高电平、下拉控制信号低电平时，第一开关和第四开关闭合，第三电流镜对后续电路充电；当上拉控制信号低电平、下拉控制信号高电平时，第二开关和第三开关闭合，第四电流镜对后续电路放电。
6.根据权利要求5所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述后续电路包括第一斩波器、放大器和第二斩波器，所述第一输入连接至第一斩波器的负输入端，第二输入连接至第一斩波器的正输入端，第一斩波器的正输出端和负输出端分别连接放大器的正输入端和负输入端，放大器的正输出端和负输出端分别连接第二斩波器的正输入端和负输入端，第二斩波器的正输出端输出第一控制信号。
7.根据权利要求1-6任一项所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述脉冲展宽电路包括复位电路和电压比较电路，所述复位电路用于为电压比较电路进行电压复位；
8.根据权利要求7所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述复位电路包括第七PMOS管、第八PMOS管、第九NMOS管和第三电容，第八PMOS管的栅极由第五开关控制，源极连接电源电压VDD，漏极和第七PMOS管的源极连接，连接处与第三电容的一端连接，第三电容的另一端与接地电压VSS连接；第七PMOS管的栅极由第六开关控制，漏极分别连接所述电压比较电路和第九NMOS管的漏极；第九NMOS管的栅极由第七开关控制，源极与接地电压VSS连接。
9.根据权利要求8所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述电压比较电路包括第一NMOS管、第二NMOS管、第一电容、第二电容、第五PMOS管、第六PMOS管、第一电流源I1和第二电流源I2，所述第五PMOS管的源极和第六PMOS管的源极连接，连接处与第七PMOS管的漏极连接；第五PMOS管的栅级和第六PMOS管的源极均由第八开关控制；第五PMOS管的漏极连接第一电容的一端，连接处产生第一电压，连接处与第一NMOS管的漏极连接；第六PMOS管的漏极连接第二电容的一端，连接处产生第二电压，连接处与第二NMOS管的漏极连接；第一电容的另一端和第二电容的另一端连接，连接处接地；
10.根据权利要求9所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，其特征在于，所述电压比较电路还包括第三NMOS管和第四NMOS管，所述第三NMOS管的漏极连接电源电压VDD，源极与第一NMOS管的源极连接，栅极连接第三脉冲信号，所述第三脉冲信号与第一脉冲信号互为差分信号；第四NMOS管的漏极连接电源电压VDD，源极与第二NMOS管的源极连接，栅极连接第四脉冲信号，所述第四脉冲信号与第二脉冲信号互为差分信号。
11.根据权利要求10所述的一种基于脉冲展宽及斩波PLL的时间数字转换电路，...
【技术特征摘要】
1.一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，包括锁相环电路、计数电路和脉冲展宽电路，所述锁相环电路，用于将输入的参考时钟信号转换为高频时钟信号，并输出相位信息；所述计数电路，用于基于所述高频时钟信号对输入的待量化的脉宽进行粗量化、第一细量化和第二细量化，所述粗量化包括对所述输入的待量化的脉宽进行整数个周期的脉冲计数；所述脉冲展宽电路，用于对所述输入的待量化的脉宽中不足一个周期的窄脉冲进行展宽，获得展宽后的脉冲；所述第一细量化和第二细量化包括对所述展宽后的脉冲进行整数个周期的脉冲计数，第一细量化的触发信号相位和第二细量化的触发信号相位不同。
2.根据权利要求1所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述计数电路包括粗计数器、第一细计数器和第二细计数器，所述粗计数器用于对所述输入的待量化的脉宽进行整数个周期的脉冲计数；
3.根据权利要求2所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、d触发器组和分频器，所述鉴频鉴相器，用于将参考时钟信号和所述高频时钟信号经过分频器输出的反馈信号进行比较，获得两个信号的频率上的偏差以及相位上的偏差，针对偏差输出上拉控制信号和下拉控制信号；
4.根据权利要求3所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述电荷泵包括第三电流镜、第四电流镜、充放电开关组和后续电路，所述第三电流镜和第四电流镜用于为后续电路提供充放电路径；
5.根据权利要求4所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述第二开关由上拉控制信号控制，所述第一开关由上拉控制信号的差分信号控制；所述第四开关由下拉控制信号控制，所述第三开关由下拉控制信号的差分信号控制；当上拉控制信号高电平、下拉控制信号低电平时，第一开关和第四开关闭合，第三电流镜对后续电路充电；当上拉控制信号低电平、下拉控制信号高电平时，第二开关和第三开关闭合，第四电流镜对后续电路放电。
6.根据权利要求5所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述后续电路包括第一斩波器、放大器和第二斩波器，所述第一输入连接至第一斩波器的负输入端，第二输入连接至第一斩波器的正输入端，第一斩波器的正输出端和负输出端分别连接放大器的正输入端和负输入端，放大器的正输出端和负输出端分别连接第二斩波器的正输入端和负输入端，第二斩波器的正输出端输出第一控制信号。
7.根据权利要求1-6任一项所述的一种基于脉冲展宽及斩波pll的时间数字转换电路，其特征在于，所述脉冲展宽电路包括复位电路和电压比较电路，所述复位电...
【专利技术属性】
技术研发人员：潘林杉，陆春光，宋磊，徐永进，崔国宇，门长有，孙全，虞小鹏，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。