分布式控制系统通讯方式技术方案

本发明专利技术提供了一种分布式控制系统通讯方式。该方式中，只需要将主控微处理器（Ｓ１２Ｘ）的背景调试端口与第二微处理器的数字输入输出端口相连，并保证两个微处理器共地。第二微处理器的数字输入输出端口模拟主控微处理器背景调试模块（ＢＤＭ）所需的调试信号，传输给主控微处理器的ＢＫＧＤ端口实现串行通讯，利用主控微处理器的背景调试模块，可以根据当前ＣＰＵ的资源情况，不占用或者占用极少的ＣＰＵ资源，完成整个通讯过程，并自动实现通讯数据在内存中的读、写工作。本发明专利技术能够简化通讯在主控微处理器端的软硬件设计，节约其ＣＰＵ资源，保证其正常任务的执行，同时通讯简单可靠，具有很高的灵活性。

【技术实现步骤摘要】

本专利技术属于微处理器通讯架构设计相关
，尤其涉及分布式控制系统多个 微处理器间相互通讯的方式。
技术介绍
随着电子技术的不断发展，微处理器越来越广泛的应用于各领域的控制系统之 中。由于现代控制系统强实时性、高可靠性、可扩展性的要求，现代的复杂控制系统逐渐由 集中式向分布式发展，而多个微处理器之间的数据交换则由通讯来完成。目前常用的通讯方式主要分为并行和串行两种。在并行通讯方式中，数据由多条 信号线多位同时传递(比如8位或者16位等)，其传送速率高，常用于同一电路板芯片间 近距离的高速通讯，比如微处理器与其扩展内存间的通讯，但其所用的并行线缆成本较高， 抗干扰能力较差，不适合长距离的通讯；而在串行通讯中，数据按顺序逐位传递，线缆成本 较低，抗干扰能力强，因此被广泛应用于各种工业控制总线中，比如UART、SPI、I2C、CAN、 Flexray 等等。在目前的分布式控制系统中，无论采取何种通讯方式，即使大部分的数据传输过 程可以由外围设备(通讯模块)来完成，但也不可避免的需要微处理器的核心运算单元CPU 进行干预，由CPU对通讯事件进行响应，完成通讯数据在内存中的读、写工作，在这期间CPU 无法执行其他任务(有时候必须停止当前正在执行的其他任务)。因此，目前的通讯方式都 在一定程度上占用了 CPU资源，影响了控制系统的实时性。
技术实现思路
为解决现有通讯方式占用CPU资源的问题，本专利技术提出了一种分布式控制系统通 讯方式，在保证通讯可靠性的同时，减小通讯对主控微处理器CPU的负荷需求。本专利技术采用的技术方案为利用主控微处理器片内的背景调试模块，伪装背景调 试信号，通过调试总线完成与主控微处理器的通讯。所述主控微处理器的型号为飞思卡尔(Freescale)公司的S12X系列单片机。实 现该新型通讯方式的电气连接方式为只需要将其他微处理器的数字输入输出端口(如普 通IO端口或者SPI串行通讯端口等)与该主控微处理器的调试端口(S12X系列单片机的 BK⑶端口 )相连，并保证两信号共地即可。适当的调节输入至主控微处理器调试端口的数 字信号，使其与该主控微处理器背景调试模块的通讯协议相符，即可以利用背景调试模块 在该主控微处理器中的硬件机制，根据当前CPU的资源情况，不占用或者占用极少的CPU资 源，完成整个通讯过程，并自动实现通讯数据在内存中的读、写工作。本专利技术的有益效果为1.在分布式控制系统中，将背景调试模式应用于通讯过程，利用调试总线实现数 据的双向传输。2.本专利技术充分利用主控微处理器的背景调试模块，能自动分配CPU资源，不需要占用或只需要占用极少的CPU资源，不会影响或者中断当前正在执行的任务；同时不需要 改动主控微处理器端的源代码，不需要主控微处理器利用查询或者中断方式干预通讯过程。3.本专利技术若应用在匹配标定系统中，则可完全去除匹配标定系统在目标微处理器 的代码改动需求、通讯端口需求(通常需用CAN、FleXray等)，可以节约目标微处理器用于 匹配标定的CPU资源，从而使其在匹配标定时的工作状态与正常运行的工作状态几乎完全 相同。附图说明下面结合附图对本专利技术作详细说明图1为通讯方式电气连接简图；图2为对主控微处理器的按位“写”操作信号时序；图3为对主控微处理器的按位“读1”操作信号时序；图4为对主控微处理器的按位“读0”操作信号时序；图5为新型通讯方式数据读写命令结构。图6为16位SPI发送4位BDM数据ObO 101。具体实施例方式下面详细介绍本专利技术在飞思卡尔(Freescale)公司的S12X系列单片机上应用的 具体工作过程。图1所示的分布式控制系统包括主控微处理器飞思卡尔公司的S12X系列微处理 器，以及与之通讯的第二微处理器。两者之间的电气连接只有两根线缆两者的地线(GND) 需要相连，S12X的BKGD端口与第二微处理器的数字输入输出端口(如普通IO端口、SPI端 口等)相连。第二微处理器需要通过该数字输出端口模拟S12X背景调试模块(BDM)所需的调 试信号，输送给S12X的BKGD端口。根据S12X的说明书，S12X的背景调试模块(BDM)通过BKGD端口实现串行通讯， 该串行通讯所需的时钟信号(BDM时钟)可以在S12X的多种时钟源中选择。BKGD端口为 集电极开路输出，其内部带有上拉电路。无论是发送还是接受数据，每一位数据的传递都以 BKGD端口信号被第二微处理器拉低以产生一个下降沿作为通讯开始的触发信号。图2显示了 BDM串行通讯中对S12X按位“写”操作信号时序。S12X将在这一位数 据通讯触发后第10个时钟周期对BKGD端口的电平进行采样，并由此时电平的高低决定该 位传递的数据。图3和图4分别显示了 BDM串行通讯中对S12X按位“读1”和“读0”操作的信号 时序。第二微处理器将BKGD端口信号拉低后至少保持2个时钟周期，以保证S12X能够识 别，并触发开始这一位数据的通讯，之后第二微处理器释放在BKGD端口上的低电平驱动， 回到高阻状态，并由S12X驱动BKGD端口，在通讯触发后第7个时钟周期或者第13个时钟 周期时将BKGD端口信号拉到高电平状态，分别表示数据1和0的传递，第二微处理器将在 通讯触发后第10个时钟周期时对BKGD端口的电平进行采样，获取这一位的数据。通过该BDM串行通讯接口，可以实现不同的BDM指令。对S12X的系统内存进行读、 写操作需要用到BDM指令中的硬件指令(Hardware commands)。图5显示了硬件指令中数 据读、写的命令结构。硬件指令均由一个8位的操作码(Opcode)作为开始，用以区别不同 的硬件指令，根据不同操作码的具体定义，后边可能跟随着16位的地址信号和16位的数据 信号。比如对于写指令“WRITE_W0RD”，其操作码为0xC8，之后跟随着16位的地址和16位 的数据；对于读指令“READ_W0RD”，其操作码为0xE8，之后跟随着16位的地址，并返回16位 的数据。对于硬件指令的写指令，第二微处理器在发送完16位地址和16位数据后需要等 待150个时钟周期才行进行下一个指令的发送；对于硬件指令的读指令，第二微处理器在 发送完16位地址信号后需要等待至少150个时钟周期才能进行16位数据的获取。通过对第二微处理器的IO模块或者SPI模块进行控制，使其输出信号与上述S12X 所需的BDM硬件指令信号的时序相匹配，则可以利用S12X的BDM模块，实现与S12X的内存 读写和数据交换。下面结合图6，详细介绍本专利技术中通过SPI实现该新型通讯方式的过程。首先，设置第二微处理器的SPI波特率为微处理器1 (主控微处理器)的波特率的 四分之一。其次，在如上情况下，可以确定SPI传递数据与BDM数据的映射关系如下 下面以16位SPI发送4位BDM数据ObOlOl过程为例详细说明 与此类似，当需要发送任何命令、地址、数据时都可以根据此协议来实现SPI模拟 BDM信号与S12通讯，实现与S12X的内存读写和数据交换。权利要求一种分布式控制系统通讯方式，其特征在于，第二微处理器的数字输入输出端口与主控微处理器的调试端口相连，并使两微处理器共地；调节第二微处理器输入至主控微处理器调试端口的数字信号，使其与该主控微处理器背景调试模块的通本文档来自技高网...

【技术保护点】
一种分布式控制系统通讯方式，其特征在于，第二微处理器的数字输入输出端口与主控微处理器的调试端口相连，并使两微处理器共地；调节第二微处理器输入至主控微处理器调试端口的数字信号，使其与该主控微处理器背景调试模块的通讯协议相符；利用主控微处理器片内的背景调试模块，通过调试总线完成与主控微处理器的通讯。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨福源，陈林，黄颖，杨学青，王金力，欧阳明高，
申请(专利权)人：清华大学，
类型：发明
国别省市：11