【技术实现步骤摘要】
本专利技术属于处理器核验证，具体地说，是涉及一种基于risc-v架构的处理器验证系统。
技术介绍
1、在现有技术中，存在针对risc-v的验证系统，但验证功能不够全面，无法满足对处理器所有功能点的要求。这是因为指令集里的指令有很多，同时包含一些扩展指令，不同指令间顺序的相关性和指令寄存器间数据的相关性很复杂。同时，除了指令复杂，处理器以及其子系统的行为级功能也错综复杂，很多功能场景难以进行激励的模拟。再者，现有的验证系统比较依赖一套完善的参考模型，或者依赖固定的模拟器，导致只有参考模型和模拟器支持的功能点才会被验到。
2、如果借助指令生成器riscv-dv来生成随机指令，在指令生成的过程中会遇到许多困难：例如，64位指令的生成约束和指令流处理会比较复杂；例如，一些特殊的定向指令流不方便插入到随机指令流中；例如，后增访存类指令会比较特殊；例如，浮点指令对于输入输出特殊值的能力差；例如，循环取址指令流不能按处理器规格书要求生成等。
3、现有的验证系统对参考模型（如模拟器）的依赖较高，比较依赖一套完善的参考模型，或者依赖固定的模拟器，导致只有参考模型和模拟器支持的功能点才会被验到；有些无法进行中断、调试和异常的比对；有些不支持复位、安全域、低功耗、外部存储读写等；有些可能打乱指令执行顺序的功能，也无法支持比对。
4、现有的验证系统由于处理器核内空间有限，无法支持大规模指令的随机仿真，从而无法完成高质量和高随机化的回归测试。同时，当程序指令较多或回归用例过多时，现有验证系统会面临效率问题和抢占共享资源
5、而且，现有的risc-v架构系统中缺乏完善的构建系统，无法有效地将验证环境的各个组件联系起来，缺乏自动化和规范化的管理构建系统。
技术实现思路
1、本专利技术提供一种基于risc-v架构的处理器验证系统，可以验证risc-v架构被测对象包括非特权功能和特权功能的全部功能点的系统，能够有效应对指令集复杂性、指令相关性和数据相关性等挑战；同时通过设计适应不同功能场景的指令生成模块，以及针对被测对象和子系统的行为级功能进行模拟，实现全面而准确的验证。
2、本专利技术采用以下技术方案予以实现：
3、提出一种基于risc-v架构的处理器验证系统，包括：
4、指令生成模块，为程序生成部分，生成包含随机指令流的汇编程序；其中，当验证特权功能时，在随机指令中加入以若干条存储指令结束的握手数据，以实现基于存储指令将握手数据存储到指定的签名地址；
5、程序编译模块，包括汇编程序所用到的编译器、连接器和反汇编器、编译所生成的结果文件资源库、以及验证系统的编译工具调用脚本；
6、模拟器模块，包括模拟器和模拟器输出日志文件的参考模型资源库，以及模拟器调用脚本；
7、仿真验证模块，包括uvm测试环境、被测对象和uvm_test，以及用于构建、控制和管理仿真的主脚本、项目管理脚本和makefile；所述uvm测试环境由uvm代理和虚拟序列器构成；所述uvm_test调用虚拟序列器动态生成用以描述不同测试场景和测试用例的随机激励；所述uvm代理包括内核输出代理，所述内核输出代理包括内核输出监测器，用于：监测被测对象实时信号变化，并将关键信号的变化信息输出到被测对象信号监视输出的rtl仿真日志文件中，以及，监测签名地址的写入操作，将写入操作的相关信息传输到uvm测试环境，以使uvm测试环境接收到签名地址上的相关信息后，执行对应特权功能的测试事务或比对操作；
8、比对检查模块，用于对处理器的rtl仿真日志文件与模拟器输出日志文件进行比对来检查仿真验证结果的正确性；
9、回归管理模块，用于在处理器修改或添加新功能后重新运行测试用例，通过回归管理脚本进行大规模随机并行回归，并将回归结果进行可视化展示。
10、与现有技术相比，本专利技术的优点和积极效果是：本专利技术提出的基于risc-v架构的处理器验证系统，首先设计了一种完善的构建系统，将验证环境的激励生成、编译、仿真、比对和回归等组件联系起来，实现自动化和规范化的管理，通过统一的模块接口和交互流程，提高验证环境的整体效率、自动化程度和可靠性；通过对开源指令生成器进行改造，设计出适应不同功能场景的指令生成模块，确保生成的随机指令流覆盖各种场景和特殊情况；针对被测对象和子系统的行为级功能进行模拟，实现全面而准确的验证；利用输出rtl仿真日志文件与模拟器输出日志文件进行比对的方式来减少验证系统对参考模型的依赖；通过并行回归多个用例、充分利用硬件资源以及优化操作流程和结果呈现的方式解决仿真效率低的问题，同时保证回归结果的正确性，回归过程规范化和自动化。
11、第二方面的，现有的对于诸如中断调试的特权功能验证完全依赖于模拟器，而本专利技术中，不需要依赖模拟器，采用生成随机指令时插入握手数据段的方式，在特权功能测试时向签名地址写入握手数据，以使uvm测试环境获知在哪个点进行特权功能验证，从哪个点进行比对等，结合内核输出监视器在验证期间对被测对象实时信号变化进行监测，并将关键信号输出到rtl仿真日志文件中，这种方式下，当模拟器不支持诸如中断调试等的特权功能验证时，可以通过验证平台自我检查实现特权功能的验证，无需依赖特权模拟器的支持，从而解决特权功能验证必须模拟器支持的难题，实现验证平台与非特权模拟器的协同工作。
12、第三方面的，因为本专利技术的设计，对于中断、复位、低功耗、安全域和外部存储读写等测试，采用uvm_test就可以实现，模拟器可以不支持这些特权功能的设计，降低了对模拟器设计的要求。
13、第四方面的，基于本专利技术的验证系统，不需要像现有验证方式一样进行实时比对，只需在验证最后对rtl仿真日志文件和模拟器日志文件进行比对，除了比对最终结果，在日志文件中还以数据结构记录写寄存器的行为（写的什么、写到哪、用哪条指令写的寄存器等），通过数据结构的记录，可以快速定位验证发生问题的位置和原因。
14、结合附图阅读本专利技术实施方式的详细描述后，本专利技术的其他特点和优点将变得更加清楚。
本文档来自技高网...【技术保护点】
1.一种基于RISC-V架构的处理器验证系统，其特征在于，包括：
2.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，所述系统在指令生成模块中引入握手数据枚举类型，包括：
3.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，所述内核输出代理还包括：
4.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，UVM代理还包括：
5.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，所述UVM_TEST使用基础测试类和设定功能函数来构建、连接和执行测试用例；
6.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，所述UVM_TEST包括基本指令测试、中断调试测试、复位测试、低功耗测试、安全域测试和外部存储读写测试；
7.根据权利要求1所述的基于RISC-V架构的处理器验证系统，其特征在于，所述指令生成模块为对开源指令生成器RISCV-DV实施改造得到，包括：
8.根据权利要求1所述的基于RISC-V架构
9.一种基于RISC-V架构的处理器验证方法，应用于如权利要求1-8任一项权利要求所述的基于RISC-V架构的处理器验证系统中，其特征在于，包括：
...【技术特征摘要】
1.一种基于risc-v架构的处理器验证系统，其特征在于，包括：
2.根据权利要求1所述的基于risc-v架构的处理器验证系统，其特征在于，所述系统在指令生成模块中引入握手数据枚举类型，包括：
3.根据权利要求1所述的基于risc-v架构的处理器验证系统，其特征在于，所述内核输出代理还包括：
4.根据权利要求1所述的基于risc-v架构的处理器验证系统，其特征在于，uvm代理还包括：
5.根据权利要求1所述的基于risc-v架构的处理器验证系统，其特征在于，所述uvm_test使用基础测试类和设定功能函数来构建、连接和执行测试用例；
6.根...
【专利技术属性】
技术研发人员：彭轶群，
申请(专利权)人：青岛本原微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。