一种时钟满频满幅输出电路及制造技术

本实用新型专利技术公开了一种时钟满频满幅输出电路及

【技术实现步骤摘要】
一种时钟满频满幅输出电路及DSP系统


[0001]本技术属于集成电路
，具体地说，是涉及一种时钟满频满幅输出电路及
DSP
系统
。

技术介绍

[0002]DSP
处理器可以实现高速数字信号处理，具有实时性强
、
功耗低
、
集成度高等特点
。
[0003]随着计算机和信息技术的飞速发展，
DSP
处理器的应用场景越来越广泛，例如信号处理
、
通信
、
雷达
、
医疗
、
家用电器等领域
。
在一个
DSP
系统中，时钟电路起着重要的作用，是保证系统正常工作的基础
。
为保证系统正常工作，时钟电路需要产生可使系统正常工作的振荡信号，时钟电路主要由晶振和外围电路组成，而晶振输出的频率质量好坏对时钟电路起着决定性作用
。
[0004]对于一些
DSP
处理器来说，芯片内部的
PLL
需要在电源稳定的情况下再进行使能（例如，计数
7000
个
SCLK
时钟），因此，针对起振非满频满幅输出的晶振，需要实现满频满幅时钟输出，才可以令
DSP
系统正常工作
。

技术实现思路

[0005]本技术提供一种时钟满频满幅输出电路及
DSP
系统，针对起振非满频满幅输出的晶振，采用延时控制时钟驱动芯片输出使能引脚的方案，来保证满足电源稳定情况下时钟满频满幅输出的需求
。
[0006]本技术采用以下技术方案予以实现：
[0007]提出一种时钟满频满幅电路，包括时钟驱动芯片，包括：
[0008]延时
RC
电路，包括串联的第一电阻和第一电容，所述第一电阻连接电源，所述第一电容一端接地；
[0009]反相器，其输入端连接所述第一电阻和所述第一电容的交叉点，其输出端连接所述时钟驱动芯片的输出使能引脚；
[0010]其中，所述延时
RC
电路中的第一电阻的阻值和第一电容的容值根据所述电源的电源斜率选型
。
[0011]在本技术一些实施例中，所述反相器选型
74HC14
逻辑芯片
。
[0012]在本技术一些实施例中，所述第一电阻的阻值和所述第一电容的容值根据选取；其中
,
至少为所述反相器的阈值电压，
t
为所述电源的斜率时间，
VCC
为电源稳定值
。
[0013]提出一种
DSP
系统，包括如上所述的时钟满频满幅电路
。
[0014]与现有技术相比，本技术的优点和积极效果是：本技术提出的时钟满频满幅输出电路及
DSP
系统中，采用延时
RC
电路和反相器，使时钟驱动芯片的输出使能引脚实施延时使能，以使得起振时间在电源稳定时或之后，保证电源稳定情况下晶振起振，从而满足时钟满频满幅输出的需求，保证
DSP
系统正常工作
。
[0015]结合附图阅读本技术实施方式的详细描述后，本技术的其他特点和优点将变得更加清楚
。
附图说明
[0016]图1为晶振起振与电源斜率关系示意；
[0017]图
2 为本技术提出的时钟满频满幅输出电路的电路图
。
实施方式
[0018]下面结合附图对本技术的具体实施方式作进一步详细的说明
。
[0019]如图1所示，波形浅色部分为电源输出，波形相对深色部分为时钟输出波形，可以发现，当电源上升饱和值，也即稳定后，时钟信号才会满足满频满幅输出，如果电源达不到斜率规定的稳定时长，输出的时钟信号就会出现非满频和非满幅的情况，鉴于此，本申请提出一种时钟满频满幅输出电路，通过
RC
电路和反相器来控制时钟驱动芯片的输出使能端，达到在电源稳定后使能时钟驱动芯片的目的，如图2所示，包括：
[0020]延时
RC
电路，包括串联的第一电阻
R
和第一电容
C
，第一电阻
R
连接电源
VCC
，第一电容
C
一端接地
。
[0021]反相器
U1
，其输入端连接第一电阻
R
和第一电容
C
的交叉点，其输出端连接时钟驱动芯片
U2
的输出使能引脚
OE。
[0022]在申请中，为了将时钟起振延时至电源稳定输出是，该延时
RC
电路中的第一电阻
R
的阻值和第一电容
C
的容值根据电源
VCC
的电源斜率选型
。
[0023]在本申请的一个实施例中，根据选取第一电阻
R
的阻值和第一电容
C
的容值；其中
,
至少为反相器的阈值电压，
t
为电源的斜率时间
。
[0024]通过查看反相器手册确定正极反转的最小阈值电压，需达到此最小阈值电压值，在延时
RC
电路中可固定
R
值，随后确定
C
的大小，即可达到延时所需时间控制时钟驱动芯片的输出使能端的效果
。
[0025]以
VCC
为
3.3V、
反相器选型
74HC14
逻辑芯片
、
反相器正极反转阈值电压为
1.7V、R
值选取
4.7K
，根据电源
VCC
的斜率时间
t
，可以计算出
RC
电路中的
C
的容值，当电源斜率为
15ms
是，
RC
电路中电容值选取
4.7uF。
[0026]在该电路设计下，
RC_OUT
信号可延时输出进入反相器
74HC14
的
OE
引脚，再经反相器反转后，输出时钟驱动控制信号
OE_OUT。
[0027]基于上述，本申请提出一种
DSP
系统，可通过上述的时钟满频满幅电路实现时钟满频满幅输出
。
[0028]应该指出的是，上述说明并非是对本技术的限制，本技术也并不仅限于上述举例，本
的普通技术人员在本技术的实质范围内所做出的变化
、
改型
、
添加或替换，也应属于本技术的保护范围
。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种时钟满频满幅输出电路，包括时钟驱动芯片，其特征在于，包括：延时
RC
电路，包括串联的第一电阻和第一电容，所述第一电阻连接电源，所述第一电容一端接地；反相器，其输入端连接所述第一电阻和所述第一电容的交叉点，其输出端连接所述时钟驱动芯片的输出使能引脚；其中，所述延时
RC
电路中的第一电阻的阻值和第一电容的容值根据所述电源的电源斜率选型；所述第一电阻的阻值和所述第一电容的容值根据选取；其中

【专利技术属性】
技术研发人员：李瑞敏，
申请(专利权)人：青岛本原微电子有限公司，
类型：新型
国别省市：